ПЕРЕЧЕНЬ_ ЛАБОРАТОРНЫХ РАБОТ,выполняемых на СИСТЕМЕ DEED (Лабораторная работа - DEEDS)
Описание файла
Файл "ПЕРЕЧЕНЬ_ ЛАБОРАТОРНЫХ РАБОТ,выполняемых на СИСТЕМЕ DEED" внутри архива находится в папке "LAB_RAB_s_DEEDS". Документ из архива "Лабораторная работа - DEEDS", который расположен в категории "". Всё это находится в предмете "схемотехника" из 2 семестр, которые можно найти в файловом архиве НИУ «МЭИ» . Не смотря на прямую связь этого архива с НИУ «МЭИ» , его также можно найти и в других разделах. .
Онлайн просмотр документа "ПЕРЕЧЕНЬ_ ЛАБОРАТОРНЫХ РАБОТ,выполняемых на СИСТЕМЕ DEED"
Текст из документа "ПЕРЕЧЕНЬ_ ЛАБОРАТОРНЫХ РАБОТ,выполняемых на СИСТЕМЕ DEED"
ПЕРЕЧЕНЬ ЛАБОРАТОРНЫХ РАБОТ НА СИСТЕМЕ
DEEDS
А.К.ПОЛЯКОВ
МЭИ кафедра ВМСС 2017
ВАРИАНТ 1
1 . Если в основном выполнять лаб.работы по учебным материалам , имеющимся в англоязычном списке учебных лаб.работ DEEDS,то надо учесть, что эти работы относительно простые, имеющие заготовки и почти без выбора индивидуальных вариантов заданий . Поэтому количество работ относительно больше, чем работ в среде АКТИВ_HDL.
Список тем лабораторных работ ,включенных в раздел
СХЕМОТЕХНИКА ЭВМ
( Выполняемых в лабораторном практикуме по курсу СХЕМОТЕХНИКА ЭВМ из состава учебных материалов системы моделирования DEEDS.( в русском переводе)
№ названия секции и лабораторных работ
-
Введение в DEEDS(d-DcS) и цифровую электронику.
-
Введение в DEEDS(d-DcS) подсистему цифрового моделирования логических схем.
-
Изучение функций логических вентилей.
-
Мультиплексоры и демультиплексоры.
-
Изучение мультиплексора (2 - 1)
-
Изучение демультиплексора (1 -2)
-
Изучение совместно используемого коммуникационного канала.
Применение булевой алгебры при проектировании логических схем.
-
Изучение многоуровневой логической схемы.
-
Синтез простой булевой функции.
-
Проектирование программируемого логического вентиля.
-
Синтез сложной булевой функции.
-
Анализ схемы дешифратора 2-4.
-
Проектирование простой комбинационной схемы.
-
Реализация схем на базе мультиплексоров.
Арифметические узлы.
-
Проектирование двухразрядного двоичного компаратора.
-
Проектирование двухразрядного двоичного умножителя.
-
Проектирование схемы формирования дополнительного кода.
-
Изучение и проектирование двухразрядного сумматора.
Задержки и риски сбоя.
-
Анализ и устранение статических рисков сбоя .
Триггеры и регистры.
-
Изучение схемы RS-триггера-защелки
-
Изучение схемы D-триггера-защелки
-
Изучение JK-триггера
-
Анализ работы RS-триггера-защелки.
-
Анализ работы D-триггера-защелки.
-
Анализ работы D-триггера с S,R входами,.
-
Анализ работы D-триггера с Е входом.
-
Анализ работы JK триггера.
-
Изучение трехразрядного регистра сдвига
Счетчики.
-
Изучение счетчика Джонсона по модулю 4.
-
Изучение генератора последовательностей сигналов.
-
Анализ максимальной тактовой частоты последовательностной схемы.
-
Изучение счетчика, реализованного на D-триггерах с обратной связью.
-
Анализ работы счетчика ,являющегося библиотечным компонентом DEEDS (d-DcS).
кроме того:
надо выполнить из РАБОТЫ №5 (cм. Описание лаб.раб №5 в актив-hdl)
Задание 2.
Исследование вариантов проектирования синхронных схем
Построить различные схемы сложения четырех одноразрядных двоичных чисел
У=А+В+С+Д с использованием одноразрядных сумматоров. Подсчитать их тактовый период и латентность.
А) последовательную
Б) параллельную
В) конвейерную
Г) параллельно- конвейерную
Смоделировать работу схем
и сравнить их затраты аппаратуры, быстродействие и латентность с расчетными
надо выполнить из РАБОТЫ №6 (cм. Описание лаб.раб №6 в актив-hdl)
Задание 1.
Задание 1. Исследование элементов ПЛИС типа FPGA
В соответствии с вариантом задания реализовать на LUT нужную
функцию и проверить правильность ее реализации методом моделирования.
Надо рассчитать значение битовой строки, которая должна заноситься в ПЗУ элемента LUT и перед моделированием поместить в ПЗУ рассчитанное значение. Разработать модель схемы и проверить временную диаграмму на соответствие заданной функции.
Варианты заданий 1
| № варианта | Функция |
| 1 | 4И |
| 2 | 3ИЛИ |
| 3 | 3И-НЕ |
| 4 | 3ИЛИ-НЕ |
| 5 | 3XOR |
| 6 | 3XNOR |
ВАРИАНТ 2
Выполнять все лаб.работы на DEEDS по материалам ,имеющимся в списке лаб.работ на Актив-hdl,
Когда в работе есть варианты заданий -то номера вариантов заданий соответствуют номерам студентов в группе. Если число студентов превышает число вариантов ,номер варианта равен остатку от деления числа студентов на номер студента в группе плюс 1. Например, число вариантов=5,в группе 13 студентов,номер студенита=7. Соответственно ему достается вариант номер 13/5 остаток=3.вариант номер 4.
Выполнить работу №1 ,.
Выполнить работу №2.
Так как в DEEDS нет моделей микросхем серии кр1533- 74ххх
то реализовать схемы на элементах, имеющихся в библиотеке DEEDS
Выполнить работу №3.
выполнить ее на элементах, имеющихся в библиотеке DEEDS
Выполнить работу №4.
выполнить ее на элементах, имеющихся в библиотеке DEEDS
Выполнить работу №5.
выполнить ее на элементах, имеющихся в библиотеке DEEDS
Выполнить работу №6.
Выполнить только ее первую часть на элементах, имеющихся в библиотеке DEEDS
(там есть модели ОЗУ и ПЗУ)
5
