3.2 .Изучение демультиплексора (1 к 2) (Лабораторная работа - DEEDS)
Описание файла
Файл "3.2 .Изучение демультиплексора (1 к 2)" внутри архива находится в папке "LAB_RAB_s_DEEDS". Документ из архива "Лабораторная работа - DEEDS", который расположен в категории "". Всё это находится в предмете "схемотехника" из 2 семестр, которые можно найти в файловом архиве НИУ «МЭИ» . Не смотря на прямую связь этого архива с НИУ «МЭИ» , его также можно найти и в других разделах. .
Онлайн просмотр документа "3.2 .Изучение демультиплексора (1 к 2)"
Текст из документа "3.2 .Изучение демультиплексора (1 к 2)"
Раздел 3. Изучение типовых комбинационных узлов.
Работа 3.2. Изучение схемы демультиплексора 1 – 2
Изучите поведение демультиплексора 1 к 2, представленного ниже, используя программу d-DcS.
Во время построения схемы не забудьте задать имена для входных переключателей и выходных индикаторов ( нажмите на кнопку свойства 
на панели инструментов программы d-DcS, затем нажмите на нужный компонент, и наберите имя из латинских букв и цифр( идентификатор),чтобы задать ему имя).
Постройте таблицу истинности демультиплексора.
После того, как вы завершите построение таблицы истинности схемы, вы можете выполнить временное моделирование 
и получить временные диаграммы 
.
Тестовая входная последовательность, показанная ниже, должна быть задана в окне Временная Диаграмма (Timing Diagram): в этой последовательности, входной сигнал In изменяется чаще . Легко увидеть, что сигнал SelOut выбирает, какой из двух выходов (Out0 или Out1) копирует входной сигнал In. Невыбранный выход сохраняет значение ‘0’.
Сравните таблицу истинности схемы с временной диаграммой моделирования и дайте заключение о совпадении ожидаемых и полученных результатов.
Индивидуальные Варианты заданий Постройте демультиплексор на элементах предложенного логического базиса.
| № варианта | Элементный базис | |
| 1 | И-НЕ | |
| 2 | ИЛИ-НЕ | |
| 3 | 2И,2ИЛИ,НЕ | |
| 4 | И-НЕ | |
| 5 | ИЛИ-НЕ | |
| 6 | 2И,2ИЛИ,НЕ | |
| 7 | И-НЕ | |
| 8 | ИЛИ-НЕ | |
| 9 | 2И,2ИЛИ,НЕ |
Завершив построение схемы, выполните временное моделирование .
и сравните временную диаграмму схемы с таблицей истинности функции
