2.1. Изучение многоуровневой логической схемы (Лабораторная работа - DEEDS)
Описание файла
Файл "2.1. Изучение многоуровневой логической схемы" внутри архива находится в папке "LAB_RAB_s_DEEDS". Документ из архива "Лабораторная работа - DEEDS", который расположен в категории "". Всё это находится в предмете "схемотехника" из 2 семестр, которые можно найти в файловом архиве НИУ «МЭИ» . Не смотря на прямую связь этого архива с НИУ «МЭИ» , его также можно найти и в других разделах. .
Онлайн просмотр документа "2.1. Изучение многоуровневой логической схемы"
Текст из документа "2.1. Изучение многоуровневой логической схемы"
Раздел 2 . Применение Булевской алгебры при проектировании логических схем.
Работа 2.1. Изучение многоуровневой логической схемы
Создайте средствами схемного редактора d-DcS четырехвходовую комбинационную схему, представленную ниже и смоделируйте ее.
1.Используя возможности анимации, постройте таблицу истинности, описывающую поведение схемы .
2. По таблице истинности опишите булевы функции , отражающие зависимости значений выходов от входов:
-
f(RPar, D0, D1, D2) = Check1
-
f(RPar, D0, D1, D2) = Check2
-
f(RPar, D0, D1, D2) = ERR
3. Рассмотрите возможность упрощения схемы, вырабатывающей сигнал ERR, путем использования другого элементного базиса, например, используя только три вентиля исключающее ИЛИ(EXOR) для выработки сигнала ERR .
4. Спроектируйте и нарисуйте новую схему по шаблону, указанному ниже
Далее
Во-первых, проверьте правильность спроектированной вами схемы, используя функциональное( анимацию) моделирование.
Эта схема может быть использована, чтобы определить четность или нечетность 3 битного двоичного кода D2, D1 и D0. Вход RPar имеет значение четности этого кода. Выход ERR активируется, когда входной бит четности кода RPar и пересчитанное схемой значение четности не совпадают.
Далее надо провести временное моделирование и получить временные диаграммы. Предлагаются два теста. Первая тестовая последовательность указана ниже.
Вторая последовательность предполагает наличие ошибки в поступающих на вход данных. Красным цветом помечены места ошибок – два бита имеют инверсные относительно верных значения-D1 во втором входном наборе и RPAR в пятом.
Составьте отчет по работе