ВС и МПТ (775155), страница 3

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

Регистр микрокоманд (РМК) – устройство, на которое из памяти поступают команды.

РМК УСЧИТ

УЭ1

УСЛ

УЭ2

БП

MP1

MP2

MP3

Формат команды с принудительной адресацией

с учетом минимизации.

Кодирование ПЗУ.

Объем ПЗУ для принудительной адресации c учетом минимизации:

V_{ПЗУ MIN} = 8 * 7 = 56 (бит).

Формат команды с естественной адресацией

с учетом минимизации.

Для естественной адресации имеем два формата микрокоманд:

Первый разряд формата микрокоманды УА с естественной адресацией определяет признак микрокоманды: 0 – операционная микрокоманда, 1 – управляющая микрокоманда.

Кодирование ПЗУ.

Объем ПЗУ для естественной адресации c учетом минимизации:

V_{ПЗУ MIN} = 6 * 8 = 48 (бит).

Так как, при реализации ПЗУ используется стандартная восьмибитная память, поэтому объем ПЗУ для естественной адресации c учетом минимизации в итоге будет: V_{ПЗУ MIN} = 8 * 8 = 64 (бита).

Таким образом, реализация УА с естественной адресацией в нашем случае предпочтительней.

Функциональная схема управляющего автомата

с принудительной адресацией с учетом минимизации.

Ниже приведена функциональная схема УА с принудительной адресацией. Управляющие сигналы формируются регистром микрокоманды (РМК), в котором микрокоманда переписывается из ПЗУ микрокоманд по адресу, находящемуся в счетчике адреса (СЧ АДР). Регистр РМК тактируется последовательностью τ₁, а счетчик адреса СЧ АДР – последовательностью τ₂: τ₁&τ₂ = 0. Начальный адрес микропрограммы, равный 000, устанавливается сигналом ПУСК (СБРОС), и УА ждет прихода сигнала СТРОБ для продолжения работы.

При построении принципиальной схемы выберем УА с жесткой логикой, так как он имеет более простую организацию, чем УА с программируемой логикой.

УС к ОА

УЭ1 УСЛ УЭ2 УСЧИТ

DC₁

РМК{3}

DC₂

от ОА

РМК{4:5}

РМК{1:2}

РМК{6:8}

P₁ P₂ P₃

2

4

3

РМК

τ₁

2

8

Формирователь условного и безусловного перехода

ПЗУ

микрокоманд

УП + БП

3

ПУСК

(СБРОС)

Атек

&

τ₂

СЧ АДР

P_E R +1

Построение принципиальной схемы.

Построим вычислительное устройство на элементах серии К155 и К555. Принципиальные схемы устройства приведены ниже. Регистры данных РЕГА и РЕГВ строятся на 8 микросхемах 8-разрядных сдвигающих регистров К155ИР13. Управляющие сигналы SE0 и SE1 обеспечивают запись кодов А и В в регистры (SE0 = 1, SE1 = 1) и сдвиг влево (SE0 = 0, SE1 = 1).

В устройстве запись кодов А и B осуществляется под воздействием сигнала УЭ1, а сдвиг влево – УЭ2, поэтому:

Отсюда видно, что управляющие сигналы SE0 и SE1 формируются из управляющих сигналов УА в соответствии с уравнениями:

SE0 = УЭ1;

SE1 = УЭ1 + УЭ2 =  УЭ1 /  УЭ2.

Здесь с учетом логических выражений и выбранной элементной базы

УЭ1 =  Q₁ *  Q₂ * P₁ =  ( Q₁ /  Q₂ / P₁);

УЭ2 = Q₁ * Q₂ =  (Q₁ / Q₂).

Сигналы возбуждения D-триггеров на микросхемах К155ТМ2, используемых для построения управляющего автомата запишутся так:

D₁ = Q₂;

D₂ =  Q₁ *  Q₂ * P₁ +  Q₁ * Q₂ + Q₁ *  Q₂ *  P₃ =

=  УЭ1 / ( Q₁ / Q₂) / (Q₁ /  Q₂ /  P₃).

Счетчик количества единиц собирается на микросхеме К555ИЕ19, включающей в себя два 4-х разрядных асинхронных счетчика с последовательным переносом с установкой начального нулевого состояния. Сигнал УСЛ тактовыми импульсами ГИ не стробируется и запишется так:

УСЛ =  Q₁ * Q₂ * P₂ = Q₁   Q₂   P₂ .

Все перечисленные сигналы формируются на элементах, выполняющих функцию И-НЕ (штрих Шеффера). Сигнал же УСЧИТ формируется на элементе К155ЛЕ4, выполняющем функцию ИЛИ-НЕ (стрелка Пирса):

УСЧИТ = Q₁ *  Q₂ * P₃ =  Q₁  Q₂   P₃ .

Устройство для своего построения требует 16 корпусов микросхем, среди них: по восемь микросхем К155ИР13, две микросхемы К555ИЕ19 и по одной микросхеме К155ЛП5, К155ЛЕ1, К155ЛА3, К155ЛА4, К155ЛЕ4, К155ТМ2.

Работа устройства демонстрируется эпюрами напряжений, представленными ниже.

Временные диаграммы, поясняющие работу устройства.

Комбинационная реализация вычислительного устройства.

Решим задачу путем операционного синтеза, построив устройство, реализующее цепочку простых преобразований. Разобьем два входных кода A и B на такие части, для которых решение задачи преобразования "числа единиц" в позиционный двоичный код является практически реализуемым. Поэтому, разобьем два входных кода на четыре части:

А {1:32} = А {1:8}. А {9:16}. А {17:24}. А {25:32};

B {1:32} = B {1:8}. B {9:16}. B {17:24}. B {25:32}.

Каждый байт преобразуется в число единиц с помощью цифрового устройства, которое назовем преобразователем кода и обозначим через

ПР_i {1:4} (i = 1,2,3,4). Тогда C{1:6} = ПР₁ + ПР₂ + ПР₃ + ПР₄ . Будем формировать сумму в два этапа — суммированием кодов пары преобразователей и суммированием полученных сумм:

P1.SM1{0:3} = ПР₁{1:4} + ПР₂{1:4},

P2.SM2{0:3} = ПР₃{1:4} + ПР₄{1:4},

C{1:6}  SM{0:5} = 0.P1.SM1{0:3} + 0.P2.SM2{0:3}.

Здесь P1 и Р2 — сигналы переноса 4-разрядных сумматоров SM1 и SM2.

Функциональная схема устройства изображена ниже. Сигнал УСЧИТ образуется путем задержки сигнала СТРОБ на максимально возможное время формирования выходного кода. Оно зависит от выбранной элементной базы.

Функциональная схема вычислителя

с параллельной обработкой разрядов.

Характеристики

Список файлов курсовой работы