F60-67 (1041605), страница 7
Текст из файла (страница 7)
1.2P4DRVP5DRVP6DRVP7DRVP4.5P4.6P4.7P5.0P5.7P6.0P6.7P7.0P7.7C8051F060/1/2/3/4/5/6/7Рисунок 1.4. Структурная схема C8051F065/067VDDVDDVDDDGNDDGNDDGNDAV+Digital Power8051Analog PowerAGNDTCKTMSTDITDOBoundary ScanJTAGLogicDebug HWReset/RSTMONENXTAL1XTAL2VDD MonitorVREFCROSSBARSPI BusPCAFLASHMemoryTimers 0,1, 2,3,4P1.7P2.0P2DrvP2.7P0, P1, P2,P3 LatchesP3Drv256 byteRAM+-CP0+-CP1CP24kbyte RAMP1.0P1Drv32k byte(C8051F067)CoreTrimmed InternalOscillatorVREFSMBusSFR Bus64k byte(C8051F065)System ClockP0.7UART1WDTExternal OscillatorCircuitP0.0P0DrvUART0+-P2.6P2.7P2.2P2.3P2.4P2.5AVDDAGNDAV+AGNDVREF0VRGND0AIN0AIN0GADC01Msps(16-Bit)VBGAP0CNVSTR0AIN1GVBGAP1CNVSTR1P4 LatchDATAAV+AGNDVREF1VRGND1AIN1External Data Memory BusADC0Ctrl Latch+ΣADC11Msps(16-Bit)ADC1DIFFEMIFControlDMAInterfaceP5 LatchAddr[15:8]P6 Latch-Addr[7:0]DATAP7 LatchData LatchРед.
1.2P4DRVP5DRVP6DRVP7DRV24C8051F060/1/2/3/4/5/6/71.1. Процессорное ядро CIP-51ТМ1.1.1. Полностью 8051-совместимая архитектураМК семейства C8051F06х используют разработанное фирмой Silicon Labs’ процессорное ядро CIP-51,которое по системе команд полностью совместимо с ядром MCS-51TM. Для разработки программногообеспечения могут использоваться стандартные 803x/805x ассемблеры и компиляторы. Ядро содержит всепериферию, соответствующую стандарту 8052, включая пять 16-разрядных таймеров/счетчиков, дваполнодуплексных УАПП, 256 байт внутреннего ОЗУ, 128 байт адресного пространства регистров специальногоназначения, а также адресуемые побитно порты ввода/вывода.1.1.2. Улучшенная производительностьCIP-51 использует конвейерную архитектуру, что существенно повышает скорость выполнения команд посравнению со стандартной архитектурой 8051.
В МК с архитектурой 8051 все команды, кроме MUL и DIV,исполняются за 12 или 24 системных тактовых цикла при максимальной тактовой частоте 12…24 МГц. МК сядром CIP-51 исполняют 70% своих команд за один или два системных тактовых цикла, и только четырекоманды требуют более четырех системных тактовых циклов.Система команд CIP-51 состоит из 109 команд, которые требуют от одного до восьми системных тактовыхцикла:Количество командКоличество системных тактовых циклов26150252/314373/43414/52518При работе на тактовой частоте 25 МГц производительность ядра CIP-51 может достигать 25 MIPS. Нарис.1.3 показана пиковая производительность различных 8-разрядных МК, работающих на максимальновозможных для них частотах.Рисунок 1.5.
Максимальная производительность различных микроконтроллеров25MIPS2015105CygnalCIP-51(25МГц)25MicrochipPIC17C75x(33МГц)Ред. 1.2Philips80C51(33МГц)ADuC8128051(16МГц)C8051F060/1/2/3/4/5/6/71.1.3. Дополнительные функцииМК семейства C8051F06х имеют ряд важных особенностей, которые позволяют улучшить общуюпроизводительность и упростить использование МК в конечных приложениях.22 источников прерываний позволяют многочисленным аналоговым и цифровым периферийныммодулям прерывать работу МК. Система управления прерываниями требует меньшего вмешательства состороны программы, что улучшает ее производительность.
Дополнительные источники прерываний оченьполезны при построении многозадачных систем, работающих в режиме реального времени.Имеется семь источников сброса: встроенная схема слежения за напряжением питания, сторожевойтаймер, детектор исчезновения тактирования, компаратор 0, принудительный программный сброс, входнойсигнал CNVSTR2 и вывод /RST. Вывод /RST является двунаправленным, т.е. может быть как входом внешнегосигнала сброса, так и выходом сигнала сброса, сгенерированного внутри МК схемой слежения за питанием.Любой источник сброса, за исключением схемы слежения за питанием и входного вывода сброса, могут бытьотключены программно; для включения/отключения схемы слежения за питанием используется выводMONEN.
Сторожевой таймер может быть включен после сброса типа POR (сброс при включении питания) впроцессе инициализации МК.МК имеет внутренний автономный тактовый генератор, который после сброса используется какисточник тактовых импульсов по умолчанию. При необходимости можно “на лету” подключить внешнийтактовый генератор, который для генерации тактовых импульсов использует кварцевый или керамическийрезонатор, конденсатор, RC-цепочку или внешний источник импульсов. В приложениях с пониженнымэнергопотреблением крайне полезным может быть режим работы МК с медленным (мало потребляющим)внешним кварцевым генератором с периодическим переключением на быстрый (до 25 МГц) внутреннийгенератор.Рисунок 1.6.
Структурная схема модуля тактирования и сбросаVDDПорт ввода/выводаМатрицаCNVSTR2Схема слеженияза питанием(CNVSTR2разрешение сброса)Компаратор 0CP0+(монтажное «ИЛИ»)(CP0разрешение сброса)ДетекторисчезновениятактированияТактовыеимпульсыГенераторPREWDTStrobeENWDTEnableMCDEnableВнутреннийтактовыйгенераторКаналсбросаWDTENXTAL2/RST(монтажное «ИЛИ»)Разрешение сброса отсхемы слежения занапряжением питания+-CP0-XTAL1Таймаутсброса попитанию+-ВыборгенератораCIP-51процессорноеядроПрограммныйсбросСистемныйсбросБлок обработкипрерыванийРед. 1.226C8051F060/1/2/3/4/5/6/71.2. Встроенная памятьCIP-51 имеет стандартную (8051) структуру адресного пространства памяти программ и данных.
Всостав памяти входит ОЗУ объемом 256 байт, старшие 128 байт которого имеют двойную конфигурацию. Врежиме косвенной адресации осуществляется доступ к старшим 128 байтам ОЗУ общего назначения, а врежиме прямой адресацииосуществляется доступ к 128 байтам адресного пространства регистровспециального назначения (SFR). Адресное пространство SFR содержит до 256 страниц SFR. Таким образом,МК на основе CIP-51 могут использовать множество регистров SFR для управления и настройки различныхпериферийных модулей, имеющихся в данных МК. Младшие 128 байт ОЗУ доступны в режиме как прямой, таки косвенной адресации. Из них первые 32 байта адресуются как четыре банка регистров общего назначения, аследующие 16 байт адресуются побайтно или побитно.МК C8051F060/1/2/3/4/5/6/7 дополнительно имеют встроенный блок 4-Кбайтного ОЗУ.
К этомувстроенному 4-Кбайтному блоку памяти можно обращаться во всем диапазоне адресов 64 Кбайтной внешнейпамяти данных (с перекрытием адресов по 4Кбайтным границам). МК C8051F060/2/4/6 имеют также интерфейсвнешней памяти (external memory interface – EMIF) для доступа к внешней памяти данных или к периферийныммодулям, отображенным на эту память. На адресное пространство внешней памяти данных может бытьотображена либо только встроенная память, либо только внешняя память, либо их комбинация (адреса до4Кбайт относятся к встроенной памяти, адреса свыше 4Кбайт относятся к EMIF). EMIF может работать смультиплексированными и не мультиплексированными шинами адреса/данных.Память программ МК состоит из 64 Кбайт (C8051F060/1/2/3/4/5) или 32 Кбайт (C8051F066/7) Flashпамяти.
Эта память может перепрограммироваться внутрисистемно секторами по 512 байт, не требуя при этомспециального внешнего напряжения программирования. В МК C8051F060/1/2/3/4/5 1024 байт с адресами от0xEC00 до 0xFFFF зарезервированы для нужд производителя. Во всех МК имеется также дополнительный 128байтный сектор с адресами от 0x10000 до 0x1007F, который может использоваться в качестве небольшойтаблицы программных констант. На рис.1.7 приведена карта распределения памяти МК.Рисунок 1.7. Карта распределения памятиПАМЯТЬ ПРОГРАММ/ДАННЫХ(FLASH)ПАМЯТЬ ДАННЫХ (ОЗУ)АДРЕСНОЕ ПРОСТРАНСТВОВНУТРЕННЕЙ ПАМЯТИ ДАННЫХC8051F060/1/2/3/4/5Свехвоперативная0x10000 память (только данные)0xFFFFЗАРЕЗЕРВИРОВАНО0xFC000xFBFF0x1007FFLASH(возможновнутрисистемноепрограммированиесекторамипо 512 байт)0x0000C8051F066/7Свехвоперативная0x10000 память (только данные)0xFFFF0x1007F0xFF0x800x7F0x300x2F0x200x1F0x00Регистры общегоназначения0xFFFFАдресное пространствовнешней (не встроенной)памяти XRAM0x800027Битовая адресацияАДРЕСНОЕ ПРОСТРАНСТВОВНЕШНЕЙ ПАМЯТИ ДАННЫХ(только C8051F060/2/4/6)0x7FFFFLASH(возможновнутрисистемноепрограммированиесекторамипо 512 байт)Регистры специальногоназначение (толькопрямая адресация)(Прямой и косвенныйрежимы адресации)ЗАРЕЗЕРВИРОВАНО0x0000Старшие 128 байт ОЗУ(толькокосвенная адресация)0x10000x0FFFXRAM – 4096 байт0x0000(доступ осуществляетсяс помощью командыMOVX)Ред.
1.201 2Младшие 128 байт ОЗУ(Прямой и косвенныйрежимы адресации)3 FДо 256страницSFRC8051F060/1/2/3/4/5/6/71.3. JTAG ОТЛАДЧИК И ИНТЕРФЕЙС ГРАНИЧНОГО СКАНИРОВАНИЯМК семейства C8051F06х имеют встроенные интерфейс граничного сканирования и отладчик, которыепосредством 4-х проводного интерфейса JTAG позволяют осуществлять в режиме реального времени«неразрушающую» (не используются внутренние ресурсы) внутрисхемную отладку, используя МК,установленный в конечное изделие. Посредством JTAG интерфейса, полностью совместимого с протоколомIEEE 1149.1, осуществляется граничное сканирование, которое используется для тестирования ипроизводственных испытаний.Средства отладки фирмы Silicon Labs’поддерживают проверку и модификацию памяти и регистров,расстановку точек останова и временных меток, контроль стека, пошаговую отладку. При этом не требуетсяникаких специальных дополнительных ОЗУ, памяти программ, таймеров или каналов связи.
Во время отладкивсе цифровые и аналоговые периферийные модули не отключаются и работают корректно. При остановке МК вточке останова или при пошаговой отладке работа всех периферийных модулей (кроме АЦП и SMBus)блокируется, что необходимо для удержания их в режиме синхронизации с выполнением команд.Комплект средств разработки C8051F060DK содержит все необходимые аппаратные и программныесредства для разработки программного кода и выполнения внутрисхемной отладки систем на основе МКC8051F06х. Этот комплект содержит программный пакет с интегрированной средой разработки, работающийпод ОС Windows (95 или более поздней), адаптер последовательного порта для подключения к порту JTAG, атакже демонстрационную плату с установленным МК C8051F060.
Кроме этого имеются все необходимыекабели, а также блок питания в отдельном корпусе.По сравнению со стандартными симуляторами такой способ разработки и отладки встроенных системобеспечивает следующие преимущества:- не требуется отладочный кристалл;- не используются специализированные кабели;- не требуется использовать разъем для установки МК на плату.Отладочная среда фирмы Silicon Labs’ обеспечивает удобство работы с прецизионными аналоговымипериферийными модулями и при этом не ухудшает их производительности.Рисунок 1.8.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
