F60-67 (1041605), страница 60
Текст из файла (страница 60)
После того, как операция чтенияинициирована, необходимо выполнять опрос бита занятости, чтобы определить момент завершения операции.Операция «Запись» инициирует запись «записываемых данных» в регистр, адресуемый регистром IR.Могут быть записаны регистры с разрядностью до 18 бит включительно. Если записываемый регистр содержитменее 18 бит, то записываемые данные должны быть выровнены влево, т.е. СЗР должен занимать бит 17. Этопозволяет использовать для записи более коротких регистров меньшее число тактовых циклов интерфейсаJTAG. Например, запись 8-разрядного регистра можно осуществить путем сдвига только 10 бит.
После того,как операция записи инициирована, необходимо выполнять опрос бита занятости, чтобы определить момент,когда можно инициировать следующую операцию. Содержимое регистра команд IR нельзя изменять, покавыполняются операции чтения или записи.Исходящие данные косвенного регистра данных имеют следующий формат:19018:1Считываемые данные0ЗанятоБит «Занято» показывает, что текущая операция не завершена.
Он устанавливается в 1, когда операцияинициируется, и сбрасывается в 0, когда операция завершается. Команды чтения или записи игнорируются,пока бит занятости равен единице. В действительности, если за операцией опроса бита занятости на равенствонулю следует операция чтения или записи, то запись (посредством интерфейса JTAG) следующей операцииможно осуществлять во время проверки бита занятости на равенство нулю. Следующая операция (чтения илизаписи) будет игнорироваться до тех пор, пока бит занятости читается как ноль, и будет инициирована, кактолько бит занятости станет равен единице.
Бит «Занято» занимает бит 0 косвенного регистра данных, чтопозволяет опросить его путем одноразрядного сдвига. Когда при ожидании завершения операции чтения битзанятости становится равен нулю, можно сдвигать следующие 18 бит для получения результирующих данных.Считываемые данные всегда выровнены вправо. Это позволяет для чтения регистров с разрядностью менее 18бит использовать меньшее число сдвигов. Например, для получения результата операции чтения байтатребуется 9 сдвигов (бит занятости + 8 бит данных).Ред.
1.2322C8051F060/1/2/3/4/5/6/7Рисунок 26.3. FLASHCON: Регистр управления режимами чтения/записи Flashпамяти интерфейса JTAG.SFLEWRMD2WRMD1WRMD0RDMD3RDMD2Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2RDMD1Бит 1RDMD0Значениепри сбросе:00000000Бит 0Этот регистр определяет, каким образом контроллер Flash-памяти будет реагировать на операции чтения изаписи в регистр FLASHDAT.Бит 7:SFLE: Разрешение доступа к области сверхоперативной Flash-памяти.Когда этот бит установлен, операции чтения/записи Flash-памяти будут относиться к 128-байтномусектору сверхоперативной Flash-памяти. Когда SFLE = 1, доступ к Flash-памяти по адресам запределами диапазона 0x00 – 0x7F запрещен.
Операции чтения/записи за пределами этогодиапазона приведут к непредсказуемым результатам.0: Операции с Flash-памятью относятся к 64-Кбайтному сектору Flash-памяти программ/данных.1: Операции с Flash-памятью относятся к 128-байтному сектору сверхоперативной Flash-памяти.Биты 6-4: WRMD2-0: Биты выбора режима записи.Биты выбора режима записи управляют реакцией контроллера Flash-памяти на операции записи врегистр FLASHDAT. Возможны следующие варианты:000: Запись регистра FLASHDAT заменяет данные в регистре FLASHDAT, но во всемостальном игнорируется.001: Запись регистра FLASHDAT инициирует запись содержимого FLASHDAT в ячейкупамяти, адресуемую регистром FLASHADR.
После завершения содержимое регистраFLASHADR инкрементируется (увеличивается на 1).010: Запись регистра FLASHDAT инициирует стирание (установку всех байт в состояние0xFF) той страницы Flash-памяти, которая содержит адрес, указанный в регистреFLASHADR.
Чтобы стирание произошло, в регистр FLASHDAT должно быть записанозначение 0xA5. FLASHADR не изменяется. Если FLASHADR = 0x7DFE – 0x7DFF, тобудет стерто все доступное пользователю пространство памяти (т.е. вся Flash-память заисключением зарезервированной области 0x7E00 – 0x7FFF).(Все другие значения бит WRMD3-0 зарезервированы.)Биты 3-0: RDMD3-0: Биты выбора режима чтения.Биты выбора режима чтения управляют реакцией контроллера Flash-памяти на операции чтенияиз регистра FLASHDAT.
Возможны следующие варианты:0000: Операция чтения регистра FLASHDAT возвращает данные из регистра FLASHDAT, ново всем остальном игнорируется.0001: Чтение регистра FLASHDAT инициирует чтение байта, адресуемого регистромFLASHADR, если на данный момент нет активных операций. Этот режимиспользуется для чтения блоков памяти.0010: Чтение регистра FLASHDAT инициирует чтение байта, адресуемого регистромFLASHADR только в том случае, если на данный момент нет активных операций илюбые данные, полученные в результата предыдущей операции чтения, ужепрочитаны из регистра FLASHDAT.
Этот режим позволяет читать одиночные байты(или последний байт блока) без инициации дополнительного чтения.(Все другие значения бит RDMD3-0 зарезервированы.)323Ред. 1.2C8051F060/1/2/3/4/5/6/7Рисунок 26.4. FLASHADR: Регистр адреса Flash-памяти интерфейса JTAG.Значениепри сбросе:0x0000Бит 15Бит 0Этот регистр содержит адрес для всех операций чтения/записи/стирания Flash-памяти интерфейса JTAG.Содержимое этого регистра автоматически инкрементируется после каждой операции чтения или записинезависимо от того, была ли операция успешной или неудачной.Биты 15-0: 16-разрядный адрес для операций с Flash-памятью.Рисунок 26.5.
FLASHDAT: Регистр данных Flash-памяти интерфейса JTAGDATA7 DATA6 DATA5 DATA4 DATA3 DATA2 DATA1 DATA0Бит 9Бит 8Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2FAILБит 1BUSYЗначениепри сбросе:0000000000Бит 0Этот регистр используется для чтения данных из Flash-памяти или записи данных во Flash-памятьпосредством интерфейса JTAG.Биты 9-2: DATA7-0: Байт данных Flash-памяти.Бит 1:Бит 0:FAIL: Бит ошибки операций с Flash-памятью.0: Предыдущая операция с Flash-памятью была успешной.1: Предыдущая операция с Flash-памятью была неудачной.соответствующая ячейка памяти была заблокирована.Обычнопоказывает,чтоBUSY: Бит занятости контроллера Flash-памяти.0: Контроллер Flash-памяти свободен.1: Контроллер Flash-памяти обрабатывает запрос.
Пока BUSY = 1, чтение или запись не будутинициировать другую операцию.Ред. 1.2324C8051F060/1/2/3/4/5/6/726.3. Средства поддержки отладкиКаждый МК имеет встроенные интерфейс JTAG и средства отладки, которые обеспечивают«неразрушающую» внутрисхемную отладку в режиме реального времени с использованием МК,установленного в конечное изделие.
Средства отладки фирмы Silicon Laboratories’ поддерживают проверку имодификацию памяти и регистров, расстановку точек останова, пошаговую отладку. При этом не требуетсяникаких специальных дополнительных ОЗУ, памяти программ или каналов связи. Во время отладки всецифровые и аналоговые периферийные модули не отключаются и работают корректно (остаются в режимесинхронизации). При остановке МК в точке останова или при пошаговой отладке сторожевой таймеротключается.Комплект средств разработки C8051F060DK для МК C8051F060/1/2/3/4/5/6/7 содержит всенеобходимые аппаратные и программные средства для разработки программного кода и выполнениявнутрисхемной отладки.
Каждый комплект включает в себя программный пакет с интегрированной средойразработки, которая содержит отладчик и встроенный ассемблер стандарта 8051. Имеется также блокпреобразователь (адаптер) RS-232/JTAG, а также демонстрационная плата с установленным МК (C8051F060).Кроме этого в комплект средств разработки входят кабели RS-232 и JTAG, а также блок питания в отдельномкорпусе.325Ред. 1.2C8051F060/1/2/3/4/5/6/7Ред.
1.2326C8051F060/1/2/3/4/5/6/727. Список изменений.27.1. Отличия ред. 1.2 от ред. 1.1.-----327Добавлены четыре новых МК: C8051F064, C8051F065, C8051F066, C8051F067.Во все разделы добавлены описания функционирования четырех новых МК.Изменен и дополнен раздел, посвященный описанию функций защиты Flash-памяти.Глава «УАПП0», раздел 22.3: «FE0 в регистре SCJN0» изменено на «FE0 в регистре SSTA0».Глава «УАПП0»: изменены и сделаны более понятными уравнения для расчета скорости передачиданных.Глава «Порты ввода/вывода», раздел 18.2: К тексту добавлено примечание о том, что все регистрыпортов 4 – 7 расположены на SFR странице F.Глава «Компараторы»: Изменена таблица 12.1 «Электрические характеристики компаратора».Глава «CIP-51», раздел 13.4.1: Добавлено примечание относительно функционирования в режимеожидания.Глава «АЦП2»: Бит AD2LJST удален из описания регистра ADC2CF (бит AD2LJST находится врегистре ADC2CN).Глава «АЦП2»: Изменены таблица 7.1 «Электрические характеристики АЦП2» и рисунок 7.2«Передаточная функция датчика температуры».Глава «АЦП0/АЦП1»: Временные диаграммы и параметры процессов слежения/преобразованияпри ADnTM = 1 приведены на рисунке 5.4 и в таблице 5.1.
Удалены ссылки на тактыдискретизации «16» и «18» процесса выборки.Глава «ЦАП», таблица 8.1 «Электрические характеристики ЦАП»: «Погрешность коэффициентаусиления» изменено на «Погрешность полной шкалы».Глава «SMBus», рисунок 20.9 «SMB0CR»: «1,125» изменено на «1,125 * 106».Глава «ПМС», рисунок 25.12 «PCA0CPMn»: Изменено название бита 0 с некорректного «EECFn»на «ECCFn».Глава «JTAG», рисунок 26.3 «FLASHCON»: Исправлено описание бита 7.
Бит 7 - SFLE:Разрешение доступа к области сверхоперативной Flash-памяти.Глава «CAN»: Добавлен текст: «Частота тактирования CAN-контроллера (fSYS, или CAN_CLK вC_CAN User’s Guide) равна тактовой частоте CIP-51 (SYSCLK).»Таблица 4.1 «Описание выводов», MONEN: Добавлен текст: «Рекомендуется подключать этотвывод непосредственно к шине питания VDD.»Глава «Таймеры»: Все ссылки «DCEN» и «DECEN» изменены на «DCENn».Глава «Таймеры», уравнение 24.1: Уравнение было исправлено и приняло вид «Fsq = FTCLK / (2 x(65535 – RCAPn))». Это уравнение действительно для прямого и обратного направлений счетатаймера.Глава «Таймеры», рисунок 24.14 «TMRnCF»: Исправлено описание бита 1. Для режима генерациипрямоугольных импульсов CP/RLn = 0, C/Tn = 0, TnOE = 1.Главы «Источник опорного напряжения»: Добавлено значение тока потребления VREF в таблицы«Электрические характеристики ИОН».Глава «ПМС»: Добавлено примечание относительно записи регистров PCA0CPLn и PCA0CPHn вследующие разделы: режим программного таймера, режим высокоскоростного выхода, режимвыхода заданной частоты, режим 8-разрядного ШИМ и режим 16-разрядного ШИМ.Глава «Генераторы», таблица 15.1 «Электрические характеристики внутреннего генератора»:Изменено значение типичного тока потребления.Таблица 3.1 «Основные электрические параметры»: Обновлены данные относительно токапотребления, а также введены дополнительные данные по току потребления.Глава «АЦП0/АЦП1», таблица 5.2 «Электрические параметры АЦП0 и АЦП1»: Обновлены данныеотносительно тока потребления, а также введены дополнительные данные по току потребления.Глава «АЦП0/АЦП1», таблица 5.3 «Электрические параметры ИОН0 и ИОН1»: Обновлены данныеотносительно выходного напряжения, а также введены дополнительные данные по выходномунапряжению.Рисунок 4.3 «Чертеж корпуса TQFP-100»: Добавлен размер «L».Рисунок 4.6 «Чертеж корпуса TQFP-64»: Добавлен размер «L».Ред.
1.2C8051F060/1/2/3/4/5/6/7Contact InformationSilicon Laboratories Inc.4635 Boston LaneAustin, TX 78735Tel: 1+(512) 416-8500Fax: 1+(512) 416-9669Toll Free: 1+(877) 444-3032Email: productinfo@silabs.comInternet: www.silabs.comThe information in this document is believed to be accurate in all respects at the time of publication but is subject to change withoutnotice.
Silicon Laboratories assumes no responsibility for errors and omissions, and disclaims responsibility for any consequencesresulting from the use of information included herein. Additionally, Silicon Laboratories assumes no responsibility for the functioning of undescribed features or parameters. Silicon Laboratories reserves the right to make changes without further notice. SiliconLaboratories makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nordoes Silicon Laboratories assume any liability arising out of the application or use of any product or circuit, and specificallydisclaims any and all liability, including without limitation consequential or incidental damages.
Silicon Laboratories products are notdesigned, intended, or authorized for use in applications intended to support or sustain life, or for any other application in which thefailure of the Silicon Laboratories product could create a situation where personal injury or death may occur. Should Buyerpurchase or use Silicon Laboratories products for any such unintended or unauthorized application, Buyer shall indemnify and holdSilicon Laboratories harmless against all claims and damages.Silicon Laboratories and Silicon Labs are trademarks of Silicon Laboratories Inc.Other products or brandnames mentioned herein aretrademarks or registered trademarks of their respective holder.Ред.
1.2328.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
