F60-67 (1041605), страница 6
Текст из файла (страница 6)
ИНТЕРФЕЙС ВНЕШНЕЙ ПАМЯТИ ДАННЫХ ИВСТРОЕННАЯ ПАМЯТЬ XRAM…………………...……………………………………187Таблица 17.1. Временные параметры интерфейса внешней памяти…………………….....20218. ПОРТЫ ВВОДА/ВЫВОДА………………………………………………………………..203Таблица 18.1. Электрические характеристики портов ввода/вывода.............……...............20319. КОНТРОЛЛЕР ЛОКАЛЬНОЙ СЕТИ (CAN0, C8051F060/1/2/3)……………….……225Таблица 19.2. Индексы регистров CAN и их значения, устанавливаемые при сбросе.......22920. МОДУЛЬ SMBus / I2C (SMBUS0)………………………………………………………...235Таблица 20.1.
Коды состояния модуля SMBus0............................…………..........................24817Ред. 1.2C8051F060/1/2/3/4/5/6/721. МОДУЛЬ SPI (SPI0)………………………………………………………………………..251Таблица 21.1. Временные параметры ведомого SPI……………………………….………..26422. УАПП0……………………………………………………………………………………….265Таблица 22.1. Режимы работы УАПП0…................................................................................266Таблица 22.2. Тактовые частоты, соответствующие стандартным скоростям обмена.......27323. УАПП1……………………………………………………………………………………….277Таблица 22.1. Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внутреннего генератора…..……….284Таблица 22.2.
Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внешнего генератора…..………….284Таблица 22.3. Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внешнего генератора…..………….285Таблица 22.4. Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внешнего генератора…..………….285Таблица 22.5. Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внешнего генератора…..………….286Таблица 22.6. Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внешнего генератора…..………….28624. ТАЙМЕРЫ…………………………………………………………………………………..28725.
ПРОГРАММИРУЕМЫЙ МАССИВ СЧЕТЧИКОВ……………………………………303Таблица 25.1. Выбор тактового сигнала для ПМС.................................................................304Таблица 25.2. Настройка модулей захват/сравнение в регистре PCA0CPM……………..30526. ИНТЕРФЕЙС JTAG (IEEE 1149.1)……………………………………………………….317Таблица 26.1. Описание бит регистра данных интерфейсаграничного сканирования (C8051F060/2/4/6)………………………….........318Таблица 26.2. Описание бит регистра данных интерфейсаграничного сканирования (C8051F061/3/5/7)………………………….........32027.
СПИСОК ИЗМЕНЕНИЙ………….....…………………………………………………….327Ред. 1.218C8051F060/1/2/3/4/5/6/71. КРАТКИЙ ОБЗОРМикроконтроллеры (МК) C8051F06х представляют собой полностью интегрированные на одномкристалле системы для обработки смешанных (аналого-цифровых) сигналов, которые имеют 59(C8051F060/2/4/6) или 24 (C8051F061/3/5/7) цифровых входа/выхода, а также два встроенных 16-разрядныхАЦП с производительностью 1 млн. преобразований в секунду. Отличительные особенности данного семействаМК перечислены ниже. Сравнительная характеристика МК приведена в таблице1.1.- Высокопроизводительное микропроцессорное ядро CIP-51 с конвейерной архитектурой, совместимоесо стандартом 8051 (максимальная производительность – 25 MIPS).- Два встроенных 16-разрядных АЦП (производительность - 1 млн.
преобразований в секунду) сконтроллером прямого доступа к памяти.- Контроллер локальной сети (CAN 2.0B) с 32 объектами сообщений, каждое из которых имеетсобственную маску идентификатора (C8051F060/1/2/3).- Встроенные средства отладки, обеспечивающие внутрисистемную, «неразрушающую» отладку врежиме реального времени.- 10-разрядный 8-канальный АЦП (максимальная производительность – 200 тыс. преобр./сек.) спрограммируемым усилителем и аналоговым мультиплексором (C8051F060/1/2/3).- Два 12-разрядных ЦАП с программируемым обновлением выходного сигнала (C8051F060/1/2/3).- 64 Кбайта (C8051F060/1/2/3/4/5) или 32 Кбайта (C8051F066/7) Flash-памяти, программируемойвнутрисистемно.- 4352 (4096 + 256) байт встроенного ОЗУ.- Интерфейс внешней памяти данных с доступным адресным пространством 64 Кбайта(C8051F060/2/4/6).- Аппаратно реализованные последовательные интерфейсы I2C/SMBus, SPI и два УАПП.- Пять 16-разрядных таймеров общего назначения.- Программируемый массив счетчиков/таймеров (ПМС) с шестью модулями захвата/сравнения.- Встроенные сторожевой таймер, схема слежения за напряжением питания и датчик температуры.Все МК имеют встроенные схему слежения за напряжением питания, сторожевой таймер, тактовыйгенератор и представляют собой, таким образом, функционально-законченную систему на кристалле.
Всеаналоговые и цифровые периферийные модули могут включаться/отключаться и настраиваться программойпользователя. Имеется возможность внутрисхемного программирования Flash-памяти, что обеспечиваетдолговременное (энергонезависимое) хранение данных, а также позволяет осуществлять обновлениепрограммного обеспечения в готовых изделиях.Встроенный интерфейс JTAG позволяет производить «неразрушающую» (не используются внутренниересурсы) внутрисхемную отладку в режиме реального времени, используя МК, установленные в конечноеизделие.
Средства отладки обеспечивают проверку и модификацию памяти и регистров, расстановку точекостанова и временных меток, пошаговое исполнение программы, а также поддерживают команды запуска иостановки. В процессе отладки с использованием интерфейса JTAG все аналоговые и цифровые периферийныемодули полностью сохраняют свою работоспособность.Каждый МК предназначен для работы в промышленном температурном диапазоне (-45ºС…+85ºС) принапряжении питания 2,7В…3,6В.
МК C8051F060/2/4/6 выпускаются в 100-выводных корпусах типа TQFP. МКC8051F061/3/5/7 выпускаются в 64-выводных корпусах типа TQFP (см. структурные схемы на рис.1.1, рис.1.2,рис.1.3, рис.1.4).19Ред. 1.2C8051F060/1/2/3/4/5/6/7SMBus/I2C и SPICANUARTТаймеры (16-разр.)Программируемыймассив счетчиковЦифровые портыввода/выводаТиповая нелинейность 16разрядного АЦП в МЗРКоличество каналов 10-разр.АЦП (200 тыс. преобр./сек.)Аналоговые компараторыТип корпуса4352√√√25√59√√1223100TQFP4352-√√25√24±0,75±0,75864k8√√122364TQFPC8051F0622564k4352√√√25√59±1,58√√1223100TQFPC8051F06364k64k43524352-25√24±1,58122364TQFP-25√59±0,75-√√√√√√√C8051F0642525---3100TQFPC8051F0652564k4352-√-25√24±0,75-√---364TQFPC8051F0662532k4352√√-25√59±0,75-√---3100TQFPC8051F0672532k4352-√-25√24±0,75-√---364TQFPРед. 1.2Выходы ЦАПИнтерфейс внешней памяти64k25Разрядность ЦАП (бит)ОЗУ25C8051F061Датчик температурыFLASH - памятьC8051F060Источник опорногонапряженияMIPS (макс.)Таблица 1.1.
Сравнительная характеристика микроконтроллеров20C8051F060/1/2/3/4/5/6/7Рисунок 1.1. Структурная схема C8051F060/062VDDVDDVDDDGNDDGNDDGNDAV+Digital Power8051Analog PowerAGNDTCKTMSTDITDOBoundary ScanJTAGLogicDebug HWReset/RSTMONENXTAL1XTAL2VDDMonitorVREFVREFDDAC0DAC1DAC0(12-Bit)CROSSBARSPI BusPCATimers 0, 1,2,3,4CoreTrimmedInternalOscillatorVREFSMBusSFR Bus64kbyteFLASHSystem ClockAIN0AIN1VBGAPCNVSTR1121P2.7P3.0P3.732X136CANRAMCAN2.0BCANTXCANRXVREF2256 byteRAMTempSensorAMUXADC2200ksps(10-Bit)4kbyte RAM++-CP1+-P2.6P2.7P2.2P2.3P2.4P2.5External Data Memory BusADC0P4 LatchBus ControlDATACtrl Latch+ΣADC11Msps(16-Bit)P2.0P2DrvP3DrvCP2VBGAPCNVSTR00AV+AGNDVREF1VRGND1AIN1GP1.7/AIN2.7CP0ADC01Msps(16-Bit)P1.0/AIN2.0P1DrvP0,P1,P2,P3 LatchesAVDDAGNDAV+AGNDVREF0VRGND0AIN0GP0.7UART1WDTExternal OscillatorCircuitP0.0P0DrvUART0ADC1DIFFEMIFControlAddress BusDMAInterfaceP5 LatchAddr[15:8]P6 Latch-Addr[7:0]DATAP7 LatchData BusData LatchРед.
1.2P4DRVP5DRVP6DRVP7DRVP4.5P4.6P4.7P5.0P5.7P6.0P6.7P7.0P7.7C8051F060/1/2/3/4/5/6/7Рисунок 1.2. Структурная схема C8051F061/063VDDVDDVDDDGNDDGNDDGNDAV+Digital Power8051Analog PowerAGNDTCKTMSTDITDOBoundary ScanJTAGLogicDebug HWReset/RSTMONENXTAL1XTAL2DAC0DAC1VREFSMBusVREF2DAC0(12-Bit)PCATimers 0, 1,2,3,432X136CANRAMAIN0AIN1GVBGAPCNVSTR11P3DrvCAN2.0BCANTXCANRXVREF2256 byteRAMTempSensorAMUXADC2200ksps(10-Bit)4kbyte RAMCP2+++-P2.6P2.7P2.2P2.3P2.4P2.5External Data Memory BusADC0P4 LatchDATACtrl Latch+ΣADC11Msps(16-Bit)P2.0P2.7CP0VBGAPCNVSTR00AV+AGNDVREF1VRGND1AIN1P1.7/AIN2.7P2DrvCP1ADC01Msps(16-Bit)P1.0/AIN2.0P1DrvP0,P1,P2,P3 LatchesAVDDAGNDAV+AGNDVREF0VRGND0AIN0GCROSSBARSPI BusCoreSystem ClockTrimmed InternalOscillatorVREFSFR Bus64kbyteFLASHExternal OscillatorCircuitP0.7UART1WDTVDDMonitorP0.0P0DrvUART0ADC1DIFFEMIFControlDMAInterfaceP5 LatchAddr[15:8]P6 Latch-Addr[7:0]DATAP7 LatchData LatchРед.
1.2P4DRVP5DRVP6DRVP7DRV22C8051F060/1/2/3/4/5/6/7Рисунок 1.3. Структурная схема C8051F064/066VDDVDDVDDDGNDDGNDDGNDAV+Digital Power8051Analog PowerAGNDTCKTMSTDITDOBoundary ScanJTAGLogicDebug HWReset/RSTMONENXTAL1XTAL2External OscillatorCircuitVREFSFR BusSMBusPCAFLASHMemoryCoreSystem ClockVREFCROSSBARSPI BusTimers 0,1, 2,3,464k byte(C8051F064)Trimmed InternalOscillatorP0.7UART1WDTVDD MonitorP0.0P0DrvUART0P1.0P1DrvP1.7P2.0P2DrvP2.7P0, P1, P2,P3 LatchesP3.0P3Drv32k byte(C8051F066)P3.7256 byteRAM+-CP0+-CP1CP24kbyte RAM+-P2.6P2.7P2.2P2.3P2.4P2.5AVDDAGNDAV+AGNDVREF0VRGND0AIN0AIN0GADC01Msps(16-Bit)VBGAP0CNVSTR0AIN1VBGAP1CNVSTR123P4 LatchBus ControlDATAAV+AGNDVREF1VRGND1AIN1GExternal Data Memory BusADC0Ctrl Latch+ΣADC11Msps(16-Bit)ADC1DIFFEMIFControlAddress BusDMAInterfaceP5 LatchAddr[15:8]P6 Latch-Addr[7:0]DATAP7 LatchData BusData LatchРед.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
