F60-67 (1041605), страница 2
Текст из файла (страница 2)
Режим доступа только к внешней памяти………………………………………19317.6. Тактирование и динамические параметры……………………………………………..19417.6.1. Не мультиплексированный режим………………………………………………19617.6.2. Мультиплексированный режим…………………………………………………19918. ПОРТЫ ВВОДА/ВЫВОДА………………………………………………………………..20318.1. Порты 0…3 и приоритетный декодер матрицы……………………………………….20518.1.1.
Назначение и распределение выводов при помощи матрицы………………...20518.1.2. Настройка выходных драйверов портов………………………………………..20618.1.3. Настройка выводов портов как цифровых входов……………………………..20718.1.4. Слаботоковые подтяжки…………………………………………………………20718.1.5. Настройка выводов Портов 1 и 2 как аналоговых входов………………….….20718.1.6. Пример назначения выводов при помощи матрицы…………………………...20818.2.
Порты 4…7 (только C8051F060/2/4/6)………………………………………………..21918.2.1. Настройка портов, не имеющих внешние выводы……………………………..21918.2.2. Настройка выходных драйверов портов………………………………………..21918.2.3. Настройка выводов портов как цифровых входов……………………………..21918.2.4. Слаботоковые подтяжки…………………………………………………………21918.2.5. Интерфейс внешней памяти……………………………………………………..22019. КОНТРОЛЛЕР ЛОКАЛЬНОЙ СЕТИ (CAN0, C8051F060/1/2/3)……………….……22519.1. Функционирование контроллера CAN………………………………………………....22719.2.
Регистры CAN……………………………………………………………………………22819.2.1. Регистры протокола контроллера CAN……………………………………..….2285Ред. 1.2C8051F060/1/2/3/4/5/6/719.2.2. Регистры объектного интерфейса сообщений………………………………….22819.2.3. Регистры обработчика сообщений………………………………………………22819.2.4. Регистры специального назначения CIP-51…………………………………….22919.2.5. Использование CAN0ADR, CAN0DATH, CAN0DATLдля доступа к регистрам CAN……………………………………..…………..22919.2.6. Функция автоинкремента CAN0ADR……………………………………..……22920. МОДУЛЬ SMBus / I2C (SMBUS0)………………………………………………………...23520.1.
Техническая документация……………………………………………………………..23620.2. Протокол SMBus…………………………………………………………………………23620.2.1. Арбитраж………………………………………………………………………….23720.2.2. Растягивание тактового сигнала………………………………………………...23720.2.3. Таймаут низкого уровня на линии SCL…………………………………………23720.2.4. Таймаут высокого уровня на линии SCL (шина SMBus свободна)…………..23720.3. Режимы работы модуля SMBus………………………………………………………...23820.3.1. Режим ведущего передатчика……………………………………………………23820.3.2. Режим ведущего приемника……………………………………………………..23820.3.3. Режим ведомого передатчика……………………………………………………23920.3.4.
режим ведомого приемника……………………………………………………..23920.4. Регистры специального назначения модуля SMBus…………………………………..24120.4.1. Регистр управления………………………………………………………………24120.4.2. Регистр установки скорости передачи данных…………………………………24420.4.3. Регистр данных…………………………………………………………………..24520.4.4. Регистр адреса……………………………………………………………………24520.4.5. Регистр состояния………………………………………………………………..24621.
МОДУЛЬ SPI (SPI0)………………………………………………………………………..25121.1. Описание сигналов шины SPI…………………………………………………………..25221.1.1. Выход ведущего, вход ведомого (MOSI)……………………………………….25221.1.2. Вход ведущего, выход ведомого (MISO)……………………………………….25221.1.3. Тактовые импульсы (SCK)……………………………………………………….25221.1.4. Выбор ведомого (NSS)…………………………………………………………..25221.2. Функционирование SPI0 в режиме ведущего……….……………………………….25321.3.
Функционирование SPI0 в режиме ведомого………………………………………….25521.4. Источники прерываний модуля SPI0……………………………………………..……25521.5. Тактирование…………………………………………………………………………….25621.6. Регистры специального назначения модуля SPI………………………………………25822. УАПП0……………………………………………………………………………………….26522.1. Режимы работы УАПП0………………………………………………………………..26622.1.1. Режим 0: синхронный режим……………………………………………………26622.1.2. Режим 1: 8-разр. УАПП, изменяемая скорость передачи……………………..26722.1.3.
Режим 2: 9-разр. УАПП, фиксированная скорость передачи…………………26922.1.4. Режим 3: 9-разр. УАПП, изменяемая скорость передачи…………...…………27022.2. Поддержка связи с несколькими МК…………………………………………………..27122.2.1. Установка маскированного адреса…………………………………………..…27122.2.2.
Широковещательная адресация………………………………………………...27122.3. Определение ошибок формата и ошибок передачи…………………………………..27223. УАПП1……………………………………………………………………………………….27723.1. Усовершенствованный режим генерации скорости передачи………………………..27823.2. Режимы работы УАПП1………………………………………………………………..279Ред. 1.26C8051F060/1/2/3/4/5/6/723.2.1. 8-разрядный УАПП………………………………………………………………27923.2.2. 9-разрядный УАПП…………………………………………..…………………..28023.3. Поддержка связи с несколькими МК…………………………………………………..28124. ТАЙМЕРЫ…………………………………………………………………………………..28724.1. Таймер 0 и Таймер 1…………………………………………………………………….28724.1.1.
Режим 0: 13-разрядный таймер/счетчик………………………………………..28724.1.2. Режим 1: 16-разрядный таймер/счетчик………………………………………..28924.1.3. Режим 2: 8-разрядный таймер/счетчик с автоперезагрузкой………………….28924.1.4. Режим 3: два 8-разрядных таймера/счетчика (только Таймер 0)……………...29024.2. Таймер 2, Таймер 3 и Таймер 4…...…………………………………………………….29524.2.1.
Работа Таймеров 2, 3 и 4 в режиме обратного отсчета………………………29524.2.2. Режим захвата…………………………………………………...………………..29624.2.3. Режим автоперезагрузки……………..…………………………………………..29724.2.4. Режим инвертирования выхода……..…………………………………………..29825. ПРОГРАММИРУЕМЫЙ МАССИВ СЧЕТЧИКОВ……………………………………30325.1. Таймер/Счетчик модуля ПМС………………………………………………………….30425.2. Модули захват/сравнение………………………………………………………………30525.2.1. Режим захвата по фронту сигнала………………………………………………30625.2.2.
Режим программного таймера (сравнения)…………………………………….30725.2.3. Режим высокоскоростного выхода……………………………….……………..30825.2.4. Режим выхода заданной частоты………………………………………………..30925.2.5. Режим 8-разрядного широтно-импульсного модулятора……………………...31025.2.6. Режим 16-разрядного широтно-импульсного модулятора……………….…...31125.3. Описание регистров модуля ПМС……………………………………………………..31226. ИНТЕРФЕЙС JTAG (IEEE 1149.1)……………………………………………………….31726.1. Граничное сканирование……………………………………………………………….31826.1.1.
Команда EXTEST…………………………………………………………………32126.1.1. Команда SAMPLE………..………………………………………………………32126.1.1. Команда BYPASS…..……………………………………………………………32126.1.1. Команда IDCODE…..……………………………………………………………32126.2. Команды программирования Flash-памяти……………………………………………32226.3. Средства поддержки отладки…………………………………………………………..32527.
СПИСОК ИЗМЕНЕНИЙ…………..…………………………………………………….32727.1. Отличия ред.1.2 от ред.1.1…………………………………………………………….3277Ред. 1.2C8051F060/1/2/3/4/5/6/7ПримечанияРед. 1.28C8051F060/1/2/3/4/5/6/7ПЕРЕЧЕНЬ РИСУНКОВ1. КРАТКИЙ ОБЗОР…………………………………………………………………………… 19Рисунок 1.1. Структурная схема C8051F060/2………………………..………………………21Рисунок 1.2. Структурная схема C8051F061/3………………………..………………………22Рисунок 1.3. Структурная схема C8051F064/6………………………..………………………23Рисунок 1.4. Структурная схема C8051F065/7………………………..………………………24Рисунок 1.5. Максимальная производительность различных микроконтроллеров.......…....25Рисунок 1.6. Структурная схема модуля тактирования и сброса…….……………………..26Рисунок 1.7.
Карта распределения памяти…………………………………………………….27Рисунок 1.8. Модель отладки…………………………………………………………………..28Рисунок 1.9. Структурная схема цифровой матрицы…….…………………………………..29Рисунок 1.10. Структурная схема модуля ПМС…………………..…………………………30Рисунок 1.11. Структурная схема контроллера CAN………………………………….……31Рисунок 1.12. Структурная схема 16-разрядного АЦП………………………………………33Рисунок 1.13. Структурная схема 10-разрядного АЦП………………………..……………34Рисунок 1.14.
Структурная схема ЦАП……………………………………………………….35Рисунок 1.15. Структурная схема компараторов…………………………………………….362. ПРЕДЕЛЬНО ДОПУСТИМЫЕ ПАРАМЕТРЫ…..........…………...…............................. 373. ОСНОВНЫЕ ЭЛЕКТРИЧЕСКИЕ ПАРАМЕТРЫ……………………............................. 384. ОПИСАНИЕ КОРПУСОВ И ВЫВОДОВ..................................…………........................... 39Рисунок 4.1. Цоколевка корпуса TQFP-100 (C8051F060/2)………………..........................45Рисунок 4.2. Цоколевка корпуса TQFP-100 (C8051F064/6)………………..........................46Рисунок 4.3. Чертеж корпуса TQFP-100 ..........................................……………..............…...47Рисунок 4.4.
Цоколевка корпуса TQFP-64 (C8051F061/3)………...........................................48Рисунок 4.5. Цоколевка корпуса TQFP-64 (C8051F065/7)………...........................................49Рисунок 4.6. Чертеж корпуса TQFP-64 ......................……………....................................…...505. 16-разрядные АЦП (АЦП0 и АЦП1)………………………………….……………………51Рисунок 5.1. Схема тракта управления 16-разр. АЦП0 и АЦП1................................……….51Рисунок 5.2.
Схема тракта данных 16-разр. АЦП0 и АЦП1………………………………..52Рисунок 5.3. Структурная схема источника опорного напряжения.………………......…….53Рисунок 5.4. Временные диаграммы процесса преобразования 16-разр. АЦП.............……55Рисунок 5.5. Эквивалентные схемы входов АЦП0 и АЦП1……………………………….56Рисунок 5.6. AMX0SL: Регистр конфигурации AMUX……………………......……...……...57Рисунок 5.7. ADC0CF: Регистр конфигурации АЦП0………………....................................58Рисунок 5.8. ADC1CF: Регистр конфигурации АЦП1………………....................................59Рисунок 5.9. ADC0CN: Регистр управления АЦП0………………............................……...60Рисунок 5.10.
ADC1CN: Регистр управления АЦП1……………….............................……...61Рисунок 5.11. REF0CN: Регистр управления ИОН АЦП0………..……......................……...62Рисунок 5.12. REF1CN: Регистр управления ИОН АЦП1………….............................……...62Рисунок 5.13. ADC0H: Регистр старшего байта слова данных АЦП0…...………….………63Рисунок 5.14. ADC0L: Регистр младшего байта слова данных АЦП0……………….……..63Рисунок 5.15. Пример слова данных АЦП0………………..……………..…………………...64Рисунок 5.16. ADC1H: Регистр старшего байта слова данных АЦП1…...………….………65Рисунок 5.17. ADC1L: Регистр младшего байта слова данных АЦП1……………….……..65Рисунок 5.18. Пример слова данных АЦП1………………..……………..…………………...65Рисунок 5.19.
Расположение калибровочных коэффициентов…………………………..….669Ред. 1.2C8051F060/1/2/3/4/5/6/7Рисунок 5.20. Использование значений регистров смещения и усиления.………….……67Рисунок 5.21. Схема калибровки смещения и усиления…………………………………….67Рисунок 5.22. ADC0CPT: Регистр-указатель калибровки АЦП…………………………....68Рисунок 5.23.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
