F60-67 (1041605), страница 5
Текст из файла (страница 5)
Пример использования УАПП0 в режимах 1, 2 и 3.....................…...............270Рисунок 22.7. Пример использования УАПП0 в многопроцессорном режиме.........…......272Рисунок 22.8. SCON0: Регистр управления УАПП0……................…..........….....................274Рисунок 22.9. SSTA0: Регистр состояния и выбора источника тактирования УАПП0….275Рисунок 22.10. SBUF0: Регистр буфера данных УАПП0………….....….….........................276Рисунок 22.11. SADDR0: Регистр адреса ведомого УАПП0……..……………...................276Рисунок 22.12.
SADEN0: Регистр разрешения адреса ведомого УАПП0……..........….......27623. УАПП1…......……………..............……..................................................................................277Рисунок 23.1. Структурная схема УАПП1...………...….........................................................277Рисунок 23.2. Логика генератора скорости передачи данных УАПП1...………..................278Ред.
1.214C8051F060/1/2/3/4/5/6/7Рисунок 23.3. Примеры использования УАПП1...……………………………….................279Рисунок 23.4. Временные диаграммы 8-разр. УАПП………............................….................279Рисунок 23.5. Временные диаграммы 9-разр. УАПП………............................….................280Рисунок 23.6. Пример использования УАПП1 в многопроцессорном режиме.........…......281Рисунок 23.7. SCON1: Регистр управления УАПП1……................…..........….....................282Рисунок 23.8.
SBUF1: Регистр буфера данных УАПП1………….....…...….........................28324. ТАЙМЕРЫ.................................................………......................……....................................287Рисунок 24.1. Структурная схема таймера 0 в режиме 0.................…...................................288Рисунок 24.2. Структурная схема таймера 0 в режиме 2…............…....................................289Рисунок 24.3. Структурная схема таймера 0 в режиме 3.............….......................................290Рисунок 24.4.
TCON: Регистр управления таймерами 0 и 1..................................................291Рисунок 24.5. TMOD: Регистр режима таймеров 0 и 1….…..................................................292Рисунок 24.6. CKCON: Регистр управления тактированием таймеров 0 и 1………....…...293Рисунок 24.7. TL0: Младший байт таймера 0...............................….......................................294Рисунок 24.8. TL1: Младший байт таймера 1…............…................…..................................294Рисунок 24.9.
TH0: Старший байт таймера 0....…............................…..................................294Рисунок 24.10. TH1: Старший байт таймера 1……................................................................294Рисунок 24.11. Структурная схема Таймеров 2, 3 и 4 в режиме захвата…..........................296Рисунок 24.12. Структурная схема Таймеров 2, 3 и 4 в режиме автоперезагрузки.............297Рисунок 24.13. TMRnCN: Регистры управления таймерами 2, 3 и 4…….........................299Рисунок 24.14. TMRnCF: Регистры конфигурации таймеров 2, 3 и 4…............................300Рисунок 24.15.
RCAPnL: Младший байт регистра захвата таймеров 2, 3 и 4......................301Рисунок 24.16. RCAPnH: Старший байт регистра захвата таймеров 2, 3 и 4.......................301Рисунок 24.17. TMRnL: Младший байт таймеров 2, 3 и 4.…………....................................301Рисунок 24.18. TMRnH: Старший байт таймеров 2, 3 и 4.......….....…..................................30225.
ПРОГРАММИРУЕМЫЙ МАССИВ СЧЕТЧИКОВ.............................….......................303Рисунок 25.1. Структурная схема ПМС……….................................................…..................303Рисунок 25.2. Структурная схема таймера/счетчика ПМС.........................................….......304Рисунок 25.3.
Схема формирования прерывания от ПМС...................…............…..………305Рисунок 25.4 Структурная схема ПМС в режиме захвата....................……..........…………306Рисунок 25.5. Структурная схема ПМС в режиме программного таймера..............….…307Рисунок 25.6. Структурная схема ПМС в режиме высокоскоростного выхода…..…......308Рисунок 25.7.
Структурная схема ПМС в режиме выхода заданной частоты…..…..……309Рисунок 25.8. Структурная схема ПМС в 8-разр. режиме ШИМ........................…....……310Рисунок 25.9. Структурная схема ПМС в 16-разр. режиме ШИМ....................................…311Рисунок 25.10. PCA0CN: Регистр управления ПМС........................…………......................312Рисунок 25.11. PCA0MD: Регистр режима ПМС…….........…..….........................................313Рисунок 25.12. PCA0CPMn: Регистры управления модулями захват/сравнение.................314Рисунок 25.13. PCA0L: Младший байт таймера/счетчика ПМС...........................................315Рисунок 25.14.
PCA0H: Старший байт таймера/счетчика ПМС............................................315Рисунок 25.15. PCA0CPLn: Младший байт модуля захвата ПМС........................................316Рисунок 25.16. PCA0CPHn: Старший байт модуля захвата ПМС.....……............................31626. ИНТЕРФЕЙС JTAG (IEEE 1149.1) ....................................................…........…................317Рисунок 26.1. IR: Регистр команд интерфейса JTAG ..........................…..............................317Рисунок 26.2. DEVICEID: Регистр JTAG идентификатора устройства…............................321Рисунок 26.3. FLASHCON: Регистр управления режимами чтения/записиFlash-памяти интерфейса JTAG........………...…….................323Рисунок 26.4.
FLASHDAT: Регистр данных Flash-памяти интерфейса JTAG.....................32415Ред. 1.2C8051F060/1/2/3/4/5/6/7Рисунок 26.5. FLASHADR: Регистр адреса Flash-памяти интерфейса JTAG ........….........32427. СПИСОК ИЗМЕНЕНИЙ………….....…………………………………………………….327Ред. 1.216C8051F060/1/2/3/4/5/6/7ПЕРЕЧЕНЬ ТАБЛИЦ1. КРАТКИЙ ОБЗОР………………….…………………………………………………………19Таблица 1.1. Сравнительная характеристика микроконтроллеров…….………………….202.
ПРЕДЕЛЬНО ДОПУСТИМЫЕ ПАРАМЕТРЫ…..........…………...…............................. 37Таблица 2.1. Предельно допустимые параметры……….…………………………………..373. ОСНОВНЫЕ ЭЛЕКТРИЧЕСКИЕ ПАРАМЕТРЫ……………………............................. 38Таблица 3.1. Основные электрические параметры…………………………………………..384. ОПИСАНИЕ КОРПУСОВ И ВЫВОДОВ..................................…………........................... 39Таблица 4.1. Описание выводов….................................……………..................................…395. 16-разрядные АЦП (АЦП0 и АЦП1)…………………………………….…………………51Таблица 5.1. Время преобразования (tConv)......................……………..................................…55Таблица 5.2.
Электрические характеристики 16-разр. АЦП0 и АЦП1...………................…73Таблица 5.3. Электрические характеристики ИОН0 и ИОН1………..................................…746. Интерфейс прямого доступа к памяти (DMA0)………...…………….……………………75Таблица 6.1. Система команд DMA0.....................................................………….......….....….767. 10-разрядный АЦП (АЦП2, C8051F060/1/2/3)…………………………………………….87Таблица 7.1. Электрические характеристики АЦП2………………..…………………….....1018. 12-разрядные ЦАП (ЦАП0 и ЦАП1, C8051F060/1/2/3)…………………………………103Таблица 8.1. Электрические характеристики ЦАП....................................................……….1099.
ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ (C8051F060/2)…………………………111Таблица 9.1. Электрические характеристики источника опорного напряжения.………....11210. ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ (C8051F061/3)…………………………113Таблица 10.1. Электрические характеристики источника опорного напряжения.………..11411.
ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ (C8051F064/5/6/7)………………….….115Таблица 11.1. Электрические характеристики источника опорного напряжения.………..11612. КОМПАРАТОРЫ…………………………………………………………………………...117Таблица 12.1. Электрические характеристики компаратора..................................................12213. ПРОЦЕССОРНОЕ ЯДРО CIP-51…………………………………………………………123Таблица 13.1. Система команд CIP-51..................................................………….......…........126Таблица 13.2. Распределение регистров специального назначения в памяти......................141Таблица 13.3. Регистры специального назначения...........................…..................................143Таблица 13.4.
Источники прерываний…………................................…….............................15214. ИСТОЧНИКИ СБРОСА…………………………………………………………………..163Таблица 14.1. Электрические параметры источников сброса............……..........………......16915. ГЕНЕРАТОРЫ………………………………………………………………………………171Таблица 15.1. Электрические параметры внутреннего генератора............……...................17316. FLASH-ПАМЯТЬ…………………………………………………………………………...177Таблица 16.1. Электрические параметры FLASH-памяти...................……….......................17817.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
