F60-67 (1041605), страница 10

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 10)

1.2Порт 2.6.Порт 2.7.Порт 3.6.Порт 3.7.40C8051F060/1/2/3/4/5/6/7Таблица 4.1. Описание выводов (продолжение)ОбозначениевыводаНомер выводаF060F061F064F065F062F063F066F067ТипALE/P4.5/RD/P4.6/WR/P4.79393D I/O9292D I/O9191D I/O8888D I/O8787D I/O8686D I/O8585D I/O8484D I/O8383D I/O8282D I/O8181D I/O8080D I/O7979D I/O7878D I/O7777D I/O7676D I/OA8 /P5.0A9 /P5.1A10 /P5.2A11 /P5.3A12 /P5.4A13 /P5.5A14 /P5.6A15 /P5.7A8m/A0/P6.0A9m/A1/P6.1A10m/A2/P6.2A11m/A3/P6.3A12m/A4/P6.441ОписаниеСтроб ALE шины адреса интерфейса внешней памяти(мультиплексированный режим).Порт 4.5.Строб /RD шины адреса интерфейса внешней памяти.Порт 4.6.Строб /WR шины адреса интерфейса внешней памяти.Порт 4.7.Бит 8 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.0.Бит 9 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.1.Бит 10 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.2.Бит 11 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.3.Бит 12 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.4.Бит 13 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.5.Бит 14 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.6.Бит 15 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.7.Бит 8 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 0 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.0.Бит 9 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 1 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.1.Бит 10 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 2 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.2.Бит 11 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 3 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.3.Бит 12 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 4 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.4.Ред.

1.2C8051F060/1/2/3/4/5/6/7Таблица 4.1. Описание выводов (продолжение)ОбозначениевыводаA13m/A5/P6.5Номер выводаF060F061F064F065F062F063F066F067Тип7575D I/O7474D I/O7373D I/O7272D I/O7171D I/O7070D I/O6969D I/O6868D I/O6767D I/O6666D I/O6565D I/OA14m/A6/P6.6A15m/A7/P6.7AD0m/D0/P7.0AD1m/D1/P7.1AD2m/D2/P7.2AD3m/D3/P7.3AD4m/D4/P7.4AD5m/D5/P7.5AD6m/D6/P7.6AD7m/D7/P7.7NC1, 2, 3, 17, 59,25, 94, 60, 62,9564Ред. 1.2ОписаниеБит 13 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 5 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.5.Бит 14 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 6 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.6.Бит 15 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 7 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.7.Бит 0 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 0 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.0.Бит 1 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 1 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.1.Бит 2 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 2 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.2.Бит 3 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 3 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.3.Бит 4 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 4 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.4.Бит 5 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 5 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.5.Бит 6 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 6 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.6.Бит 7 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 7 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.7.Не подсоединены.42C8051F060/1/2/3/4/5/6/7ПРИМЕЧАНИЯ43Ред.

1.2C8051F060/1/2/3/4/5/6/7Ред. 1.244C8051F060/1/2/3/4/5/6/745/RSTTDOTDITCKTMSCANRXCANTXP4.5/ALEP4.6/RDP4.7/WRVDDDGNDP5.0/A8P5.1/A9P5.2/A10P5.3/A11P5.4/A12P5.5/A13P5.6/A14P5.7/A15P6.0/A8m/A0P6.1/A9m/A1P6.2/A10m/A2P6.3/A11m/A3P6.4/A12m/A4100999897969594939291908988878685848382818079787776Рисунок 4.1.

Цоколевка корпуса TQFP-100 (C8051F060/2)DAC1175P6.5/A13m/A5VREF2VREFD237473P6.6/A14m/A6P6.7/A15m/A7VREF472P7.0/AD0m/D0VBGAP1571P7.1/AD1m/D1VREF1VRGND1677069P7.2/AD2m/D2P7.3/AD3m/D3AIN1G868P7.4/AD4m/D4AIN1967P7.5/AD5m/D5AGNDAV+10116665P7.6/AD6m/D6P7.7/AD7m/D7CNVSTR11264VDDAVDD1363DGNDAGNDCNVSTR014156261P0.0P0.1C8051F060/F062394041424344454647484950P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P3.7P3.6P3.5P3.4P3.33738P3.251VDDDGND5225362435AV+DAC0P1.0/AIN2.0P3.0P3.1P1.1/AIN2.1545333342223P1.3/AIN2.3P1.2/AIN2.2P0.7VBGAP0AGND32P0.655315621P1.4/AIN2.420VREF0P1.5/AIN2.5VRGND02930P0.4P0.5P1.7/AIN2.7P1.6/AIN2.65857281819MONENP0.3AIN0AIN0G27P0.259266017XTAL216XTAL1AV+AGNDРед.

1.2C8051F060/1/2/3/4/5/6/7/RSTTDOTDITCKTMSNCNCP4.5/ALEP4.6/RDP4.7/WRVDDDGNDP5.0/A8P5.1/A9P5.2/A10P5.3/A11P5.4/A12P5.5/A13P5.6/A14P5.7/A15P6.0/A8m/A0P6.1/A9m/A1P6.2/A10m/A2P6.3/A11m/A3P6.4/A12m/A4100999897969594939291908988878685848382818079787776Рисунок 4.2. Цоколевка корпуса TQFP-100 (C8051F064/6)NC175P6.5/A13m/A5NCNC237473P6.6/A14m/A6P6.7/A15m/A7VREF472P7.0/AD0m/D0VBGAP1571P7.1/AD1m/D1VREF1VRGND1677069P7.2/AD2m/D2P7.3/AD3m/D3AIN1G868P7.4/AD4m/D4AIN1967P7.5/AD5m/D5AGNDAV+10116665P7.6/AD6m/D6P7.7/AD7m/D7CNVSTR11264VDDAVDD1363DGNDAGNDCNVSTR014156261P0.0P0.1C8051F064/F066394041424344454647484950P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P3.7P3.6P3.5P3.4P3.33738P3.251VDDDGND52253624NC35AV+P1.0P3.0P3.1P1.1545333342223P1.3P1.2P0.7VBGAP0AGND32P0.655315621P1.420VREF0P1.5VRGND02930P0.4P0.5P1.7P1.65857281819MONENP0.3AIN0AIN0G27P0.259266017XTAL216XTAL1AV+AGNDРед.

1.246C8051F060/1/2/3/4/5/6/7Рисунок 4.3. Чертеж корпуса TQFP-100DMIN NOM MAX(mm) (mm) (mm)D1A-A1 0.05-1.20-0.15A2 0.95 1.00 1.05bE1100D-16.00-D1-14.00-e-0.50-E-16.00-E1-14.00-LPIN 1DESIGNATOR1A2eAL47EbA1Ред. 1.20.17 0.22 0.270.45 0.60 0.75C8051F060/1/2/3/4/5/6/7DAC1MONENVREF2VREFCANRXCANTX/RSTTDOTDIVDDDGNDTCKTMSP0.0P0.1P0.264636261605958575655545352515049Рисунок 4.4. Цоколевка корпуса TQFP-64 (C8051F061/3)VBGAP1148P0.3VREF1247P0.4VRGND1346P0.5AIN1G445P0.6AIN1544P0.7AGND643P2.0AV+742P2.1CNVSTR1841P2.2CNVSTR0940VDDC8051F061/063303132P1.2/AIN2.2P1.1/AIN2.1P1.0/AIN2.0P1.3/AIN2.3332916P1.4/AIN2.4VBGAP028P2.7P1.5/AIN2.5342715DGNDVREF026P2.6VDD352514P1.6/AIN2.6VRGND024P2.52336AVDD13P1.7/AIN2.7AIN0G22P2.4AGND372112XTAL2AIN020P2.3XTAL1381911AGNDAGND18DGNDAV+391710DAC0AV+Ред.

1.248C8051F060/1/2/3/4/5/6/749NCMONENNCVREFNCNC/RSTTDOTDIVDDDGNDTCKTMSP0.0P0.1P0.264636261605958575655545352515049Рисунок 4.5. Цоколевка корпуса TQFP-64 (C8051F065/7)VBGAP1148P0.3VREF1247P0.4VRGND1346P0.5AIN1G445P0.6AIN1544P0.7AGND643P2.0AV+742P2.1CNVSTR1841P2.2CNVSTR0940VDDC8051F065/067303132P1.2P1.1P1.0P1.3332916P1.4VBGAP028P2.7P1.5342715DGNDVREF026P2.6VDD352514P1.6VRGND024P2.5P1.7362313AVDDAIN0G22P2.4AGND372112XTAL2AIN020P2.3XTAL1381911AGNDAGND18DGNDAV+391710NCAV+Ред. 1.2C8051F060/1/2/3/4/5/6/7Рисунок 4.6. Чертеж корпуса TQFP-64DMIN NOM MAX(mm) (mm) (mm)D1A--1.20A1 0.05-0.15A2 0.95-1.05E1E64PIN 1DESIGNATOR1A2b 0.17 0.22 0.27D-12.00-D1-10.00-e-0.50-E-12.00-E1-10.00-eALbA1Ред.

1.2L 0.45 0.60 0.7550C8051F060/1/2/3/4/5/6/75. 16-разрядные АЦП (АЦП0 и АЦП1)Модуль АЦП МК C8051F060/1/2/3/4/5/6/7 состоит из двух 16-разрядных АЦП последовательногоприближения с производительностью до 1 млн. преобразований в секунду, устройства выборки-хранения(УВХ), программируемого детектора диапазона и интерфейса прямого доступа к памяти (DMA) (см. рис.5.1 ирис.5.2). Эти АЦП можно настроить как два отдельных однофазных АЦП или как один дифференциальныйАЦП. Режимы преобразования, детектор диапазона и интерфейс DMA настраиваются программным путем припомощи регистров специального назначения (см. рис.5.1 и рис.5.2).

Выбор источника опорного напряжения дляАЦП0 и АЦП1 описан в разделе 5.2. Каждый АЦП и смоответствующую ему схему УВХ можно включить илиотключить с помощью регистров специального назначения. Каждый АЦП можно включить установкой в 1 битаADnEN в регистре управления АЦП (ADCnCN). Если этот бит сброшен в 0, то АЦП переводится в режимпониженного энергопотребления.Рисунок 5.1. Схема тракта управления 16-разр. АЦП0 и АЦП1REFAV+AD0EN16-разр. АЦПпоследовательногоприближения(АЦП0)AIN0AIN0GШина данных АЦП016Запускпреобразования(DC, -0.2 to 0.6 V)Установка бита AD0BUSYПереполнение Таймера 3CNVSTR0Переполнение Таймера 2AD0ENAD0TMAD0INTAD0BUSYAD0CM1AD0CM0AD0WINT÷AD0SC3AD0SC2AD0SC1AD0SC0AD0SCALAD0GCALAD0LCALAD0OCALSYSCLK00011011ADC0CFADC0CNREFAV+AD1EN16-разр.

АЦПпоследовательногоприближения(АЦП1)AIN1AIN1G16Запускпреобразования(DC, -0.2 to 0.6 V)ADC1CFAD1ENAD1TMAD1INTAD1BUSYAD1CM2AD1CM1AD1CM0÷AD1SC3AD1SC2AD1SC1AD1SC0AD1SCALAD1GCALAD1LCALAD1OCALSYSCLK51Шина данных АЦП1ADC1CNРед. 1.2000010100110xx1Установка бита AD1BUSYПереполнение Таймера 3CNVSTR1Переполнение Таймера 2Установка бита AD0BUSYC8051F060/1/2/3/4/5/6/7Рисунок 5.1. Схема тракта данных 16-разр.

АЦП0 и АЦП1AIN0G16-разр. АЦПпоследовательногоприближения(АЦП0)DIFFSELAMX0SLAIN0160 ОднофазныйAIN1AIN1G16-разр. АЦПпоследовательногоприближения(АЦП1)+-168Σ1 Дифференциальный8ADC1HADC1L8ADC0H16Интерфейспрямогодоступа кпамяти DMA8ADC0L16ДетектордиапазонаAD0WINT32ADC0GTHADC0GTLADC0LTHADC0LTL5.1. Однофазный и дифференциальный режимы работы.АЦП0 и АЦП1 могут работать как два независимых однофазных АЦП или как один АЦП сдифференциальными входами. В однофазном режиме эти АЦП можно настроить таким образом, чтобы ониосуществляли одновременную выборку сигнала.

В однофазном режиме АЦП могут работать с различнойскоростью преобразования. В дифференциальном режиме АЦП1 является ведомым по отношению к АЦП0 иего конфигурация зависит онастроек АЦП0, за исключением текущих значений калибровочныхкоэффициентов смещения и усиления. Выбор однофазного или дифференциального режима осуществляетсябитом DIFFSEL в регистре выбора канала AMX0SL (см.

Характеристики

Список файлов учебной работы