F60-67 (1041605), страница 11
Текст из файла (страница 11)
рис.5.6).5.1.1. Псевдо-дифференциальные входы.Входы модулей АЦП являются псевдо-дифференциальными. Фактическая величина напряжения,измеряемая каждым АЦП, равна напряжению между выводом AINn и выводом AINnG. Напряжение на выводеAINnG должно быть равно –0,2 …+0,6В. В большинстве систем вывод AINnG будет соединен с выводомAGND.
Если вывод AINnG не соединен с выводом AGND, то сигнал на выводе AINnG можно использовать длявведения небольшого фиксированного смещения, однако для этих целей рекомендуется использоватьвозможность калибровки коэффициента смещения встроенными средствами МК. В дифференциальном режимевыводы AIN0G и AIN1G должны быть соединены вместе. В обоих режимах для обеспечения точностипреобразования напряжение на выводе AINn должно превышать напряжение на выводе AINnG.Ред. 1.252C8051F060/1/2/3/4/5/6/75.2. Источник опорного напряжения.АЦП0 и АЦП1 могут использовать различные типы источников опорного напряжения (ИОН). КаждыйАЦП имеет возможность использовать свой собственный встроенный ИОН или внешний ИОН.
На рис.5.3приведена структурная схема ИОН для одного АЦП.Схема внутреннего ИОН каждого АЦП состоит из независимого генератора стабилизированногонапряжения, устойчивого к изменениям температуры, и выходного буферного усилителя, который умножаетстабилизированное напряжение на 2. Максимальный ток через вывод VREFn (VREF0 или VREF1) в цепьAGND не должен превышать 100 мкА. Вывод VREFn рекомендуется соединить шунтирующимиконденсаторами емкостью 0,1мкФ и 47мкФ с выводом VRGNDn.Управление схемой ИОН каждого АЦП осуществляется с помощью регистров специальногоназначения. Регистр REF0CN (см. рис.5.11) является регистром управления ИОН АЦП0. Регистр REF1CN (см.рис.5.12) является регистром управления ИОН АЦП1.
Регистры REFnCN используются длявключения/отключения внутреннего ИОН и схемы генератора напряжения смещения для каждого АЦП. БитыBIASEn включают встроенные генераторы напряжения смещения для каждого АЦП, а биты REFBEn включаютбуферные усилители (с Кусил = 2), напряжение с выхода которых подается на выводы VREFn. В отключенномсостоянии ток потребления стабилизатора напряжения и буферного усилителя становится менее 1 мкА(типичное значение), а выход буферного усилителя переводится в высокоимпедансное состояние(приблизительно 25 кОм).
Если для какого-либо АЦП используется внутренний ИОН, то биты BIASEn иREFBEn для этого АЦП должны быть установлены в 1. Если используется внешний ИОН, то бит REFBEnследует сбросить в 0. Следует иметь ввиду, что для того, чтобы сключить АЦП, бит BIASEn должен бытьустановлен в 1, независимо от того, какой ИОН используется. Если АЦП не используется, то с цельюуменьшения энергопотребления бит BIASEn можно сбросить в 0.
Электрические параметрыисточниковопорного напряжения приведены в табл.5.3.Рисунок 5.3. Структурная схема источника опорного напряжения.АЦПnВнешнийисточникопорногонапряженияОпорноенапряжениеСмещениеVREFnx247мкФ0,1мкФСтабилизаторнапряжения1.25ВENVRGNDnBIASEnREFBEnVBGAPn0,1мкФРекомендуемыешунтирующиеконденсаторы53REFnCNРед. 1.2C8051F060/1/2/3/4/5/6/75.3.
Режимы работы АЦПМаксимальная скорость преобразования АЦП0 и АЦП1 – 1 млн. преобразований в секунду. Частотадискретизации АЦП0 и АЦП1 зависит от системной тактовой частоты. Биты ADCnSC регистра ADCnCFопределяют, сколько системных тактовых циклов (от 1 до 16) используется для каждого такта преобразования.5.3.1. Запуск преобразованияЗапуск преобразования АЦП0 может быть осуществлен одним из четырех способов, в зависимости отсостояния битов режима запуска преобразования АЦП0 (AD0CM1, AD0CM0) в регистре ADC0CN.Преобразование АЦП0 может быть инициировано:1) установкой в 1 бита AD0BUSY в регистре ADC0CN;2) переполнением Таймера 3 (т.е. непрерывное по времени преобразование);3) нарастающим фронтом внешнего сигнала запуска преобразования АЦП (CNVSTR0);4) переполнением Таймера 2 (т.е. непрерывное по времени преобразование).Преобразование АЦП1 может быть инициировано пятью различными способами, в зависимости отсостояния битов режима запуска преобразования АЦП1 (AD1CM2 – AD1CM0) в регистре ADC1CN:1) установкой в 1 бита AD1BUSY в регистре ADC1CN;2) переполнением Таймера 3 (т.е.
непрерывное по времени преобразование);3) нарастающим фронтом внешнего сигнала запуска преобразования АЦП (CNVSTR1);4) переполнением Таймера 2 (т.е. непрерывное по времени преобразование);5) установкой в 1 бита AD0BUSY в регистре ADC0CN.Бит ADnBUSY установлен в 1 во время преобразования и сбрасывается в 0 после окончанияпреобразования. При сбросе бита ADnBUSY инициируется прерывание (если оно разрешено) и устанавливаетсяфлаг прерывания ADnINT (ADCnCN.5).
В однофазном режиме преобразованные данные доступны в регистрахстаршего и младшего слова данных АЦПn, ADCnH и ADCnL соответственно. В дифференциальном режимепреобразованные данные (общий результат преобразования АЦП0 и АЦП1) доступны в регистрах старшего имладшего слова данных АЦП0, ADC0H и ADC0L соответственно.Если преобразование инициируется установкой в 1 бита ADnBUSY, то для определения окончанияпреобразования следует опрашивать флаг ADnINT (можно также использовать прерывания от модуля АЦПn).Ниже приведена рекомендуемая процедура опроса:Шаг 1: Сброс в 0 бита ADnINT.Шаг 2: Установка в 1 бита ADnBUSY.Шаг 3: Опрос бита ADnINT до тех пор, пока он не станет равен 1.Шаг 4: Обработка данных АЦПn.Если в дифференциальном режиме требуется использовать внешний источник запуска преобразования,то два вывода CNVSTR0 и CNVSTR1 следует соединить вместе.5.3.2.
Режимы слеженияБит ADnTM регистра ADCnCN управляет режимом выборки-хранения АЦПn. Когда АЦП включен,состояние входа АЦПn отслеживается непрерывно, за исключением момента преобразования. Если бит ADnTMустановлен в 1, то каждому преобразованию предшествует (после сигнала запуска преобразования) периодвыборки. Если для запуска преобразования используется сигнал CNVSTRn, то АЦПn будет отслеживатьвходной сигнал только тогда, когда на входе CNVSTRn присутствует сигнал низкого уровня; преобразованиебудет запущено нарастающим фронтом сигнала на входе CNVSTRn (временные параметры преобразованияприведены на рис.5.4 и в табл.5.1). Если аналоговый вход подключен к выходу внешнего мультиплексора, тоустановка в 1 бита ADnTM может использоваться для того, чтобы гарантировать, что время установлениясоответствует заданным требованиям (см. раздел 5.3.3).Ред.
1.254C8051F060/1/2/3/4/5/6/7Рисунок 5.4. Временные диаграммы процесса преобразования 16-разр. АЦПA. Временные диаграммы АЦП с внешним источником запускаCNVSTRntConvПреобразованиеСлежениеСлежениеВ. Временные диаграммы АЦП с внутренним источником запускаПереполнение Таймера 2, Таймера 3;Установка в ‘1’ бита ADnBUSYtConvADCnTM=1 СлежениеСлежениеПреобразованиеСлежениеtConvADCnTM=0 СлежениеСлежениеПреобразованиеТаблица 5.1. Время преобразования (tConv)ADnSC3-0ADCnTM = 0000021 * tSYSCLK38 *tSYSCLK1000171 *tSYSCLK315 *tSYSCLK000140 *tSYSCLK72 *tSYSCLK1001189 *tSYSCLK349 *tSYSCLK001058 *tSYSCLK106 *tSYSCLK1010208 *tSYSCLK384 *tSYSCLK001178 *tSYSCLK142 *tSYSCLK1011226 *tSYSCLK418 *tSYSCLK010097 *tSYSCLK177 *tSYSCLK1100245 *tSYSCLK453 *tSYSCLK0101115 *tSYSCLK211 *tSYSCLK1101263 *tSYSCLK487 *tSYSCLK0110134 *tSYSCLK246 *tSYSCLK1110282 *tSYSCLK522 *tSYSCLK0111152 *tSYSCLK280 *tSYSCLK1111300 *tSYSCLK556 *tSYSCLK55ADCnTM = 1ADnSC3-0Ред.
1.2ADCnTM = 0ADCnTM = 1C8051F060/1/2/3/4/5/6/75.3.3. Время установленияДля обеспечения точности преобразования АЦП время слежения должно быть не менее минимальноговремени установления сигнала. Это время установления определяется входным сопротивлением АЦП,емкостью накопительного конденсатора УВХ, сопротивлением внешнего источника сигнала и требуемойточностью преобразования.
На рис.5.5 показаны эквивалентные схемы входов АЦП как длядифференциального, так и для однофазного режимов работы. Следует отметить, что эквивалентная постояннаявремени для обоих схем одинакова. Требуемое время установления для заданной точности установления(settling accuracy – SA) можно приблизительно определить из уравнения 5.1. Величина минимального времениустановления/выборки, которое необходимо выдержать до запуска преобразования, составляет 280 нс.Уравнение 5.1.
Время установления сигнала АЦП0t = ln(2n/SA) x RTOTALCSAMPLEгде: SA – точность установления, задаваемая в долях МЗР (например, 0.25 для установления в пределах ¼ МЗР)t - требуемое время установления в секундахRTOTAL – сумма входного сопротивления АЦП и сопротивления внешнего источника сигналаn - разрешение АЦП в битах (16)Рисунок 5.5. Эквивалентные схемы входов АЦП0 и АЦП1Дифференциальный режимОднофазный режимAIN0илиAIN1AIN0RAIN = 30 ΩRAIN = 30 ΩCSAMPLE = 80pFRCInput= RAIN * CSAMPLECSAMPLE = 80pFRCInput= RAIN * CSAMPLECSAMPLE = 80pFAIN1RAIN = 30 ΩРед. 1.256C8051F060/1/2/3/4/5/6/7Рисунок 5.6.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
