Volume 2 System Programming (794096), страница 11
Текст из файла (страница 11)
. . . . . . . . . . . . . . . . . . . . . . . . 232Figure 8-9.Stack After Interrupt to Higher Privilege . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233Figure 8-10. Privilege-Check Examples for Interrupts . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235Figure 8-11. Stack After Virtual-8086 Mode Interrupt to Protected Mode. . . . . . . . . . . . . . . . . . . . . . . . . . 238Figure 8-12. Long-Mode Interrupt Control Transfer. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . 240Figure 8-13. Long-Mode Stack After Interrupt—Same Privilege. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242Figure 8-14. Long-Mode Stack After Interrupt—Higher Privilege. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243Figure 8-15. Long-Mode IST Mechanism. .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244Figure 9-1.MCG_CAP Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255Figure 9-2.MCG_STATUS Register . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256Figure 9-3.MCG_CTL Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257Figure 9-4.CPU Watchdog Timer Register Format . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257Figure 9-5.MCi_CTL Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259Figure 9-6.MCi_STATUS Register . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260Figure 9-7.MCi_MISC1 Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263Figure 9-8.Machine Check Miscellaneous Error-Information Register (MCi_MISCj) . . . . .
. . . . . . . . . . 263Figure 10-1. Default SMRAM Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271Figure 10-2. SMBASE Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . 271Figure 10-3. SMM-Revision Identifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277Figure 10-4. SSM_ADDR Register Format . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . 278Figure 10-5. SSM_MASK Register Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278Figure 10-6. I/O Instruction Restart Dword. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284Figure 11-1. 128-Bit Media-Instruction State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290Figure 11-2. 64-Bit Media-Instruction State . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291xviFigures24593—Rev. 3.13—July 2007AMD64 TechnologyFigure 11-3. x87-Instruction State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . 293Figure 11-4. FSAVE/FNSAVE Image (32-Bit, Protected Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295Figure 11-5. FSAVE/FNSAVE Image (32-Bit, Real/Virtual-8086 Modes) . . . . . . . . . . . . . . . . . . . . . . . .
. 296Figure 11-6. FSAVE/FNSAVE Image (16-Bit, Protected Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297Figure 11-7. FSAVE/FNSAVE Image (16-Bit, Real/Virtual-8086 Modes) . . . . . . . . . . . . . . . . . . . . . . . . . 298Figure 11-8. FXSAVE and FXRSTOR Image (64-bit Mode). . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . 300Figure 11-9. FXSAVE and FXRSTOR Image (Non-64-bit Mode). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301Figure 12-1. Task-Management Resources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . 307Figure 12-2. Task-Segment Selector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 308Figure 12-3. TR Format, Legacy Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . 309Figure 12-4. TR Format, Long Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 310Figure 12-5. Relationship between the TSS and GDT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . 310Figure 12-6. Legacy 32-bit TSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312Figure 12-7. I/O-Permission Bitmap Example . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . 315Figure 12-8. Long Mode TSS Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317Figure 12-9. Task-Gate Descriptor, Legacy Mode Only . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 318Figure 12-10. Privilege-Check Examples for Task Gates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 322Figure 13-1. Address-Breakpoint Registers (DR0–DR3) . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 327Figure 13-2. Debug-Status Register (DR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 328Figure 13-3. Debug-Control Register (DR7). . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329Figure 13-4. Debug-Control MSR (DebugCtlMSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332Figure 13-5. Control-Transfer Recording MSRs. . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333Figure 13-6. Performance Counter (PerfCtrn). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340Figure 13-7. Performance Event-Select Register (PerfEvtSeln) . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . 342Figure 13-8. Time-Stamp Counter (TSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344Figure 15-1. EXITINTINFO for All Intercepts . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 374Figure 15-2. EXITINFO1 for IOIO Intercept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 379Figure 15-3. EXITINFO1 for SMI Intercept . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 385Figure 15-4. EVENTINJ Field in the VMCB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 390Figure 15-5. Host Bridge DMA Checking. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 399Figure 15-6. Format of DEV_OP Register (in PCI Config Space) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400Figure 15-7. Format of DEV_CAP Register (in PCI Config Space). . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . 401Figure 15-8. Format of DEV_BASE_HI[n] Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 402FiguresxviiAMD64 Technology24593—Rev. 3.13—July 2007Figure 15-9. Format of DEV_BASE_LO[n] Registers . . . . . . . .
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
