Boit_K__Cifrovaya_yelektronika_BookZZ_or g (773598), страница 50
Текст из файла (страница 50)
Высокоомное состояние обеспечивается специальными дополнениями в схеме. ТТЛ-схемы, входы которых (и выходы) имеют высокоомное состояние, называются ТК1-БТАТЕТТЛ-схемы. (ТВ1-ШТАТŠ— три возможных состояния). К шине также могут присоединяться несколько передатчиков данных. Само собой разумеется, что должна обеспечиваться невозможность передачи данных двумя передатчиками одновременно. Неактивный передатчик данных не должен влиять на находящиеся на линиях шины сигналы.
Выходы должны быть высокоомными. Элементы шины могут работать время от времени и как передатчики данных, и как приемники. В такой системе высокие требования предъявляются к управляющим сигналам. Шина работает в двунаправленном режиме. Шинные системы передачи данных используются в областях, где необходима передача данных различным приемникам с возможностью их выборки. В основном это микропроцессорная техника (см. гл. 15) и системы цифровой обработки данных. 11.4.2.
Стандарты шин Шинные системы передачи данных могут быть организованы в множестве вариантов. Можно конфигурировать шины, начиная с числа линий данных и заканчивая линиями управления. Каждая микропроцессорная система имеет собственную шинную систему. Обычно эта система состоит из 8-битовой шины данных, 8-битовой шины команд и 16-битовой шины адреса.
По шине адреса передаются адреса памяти (см. гл. 15). Всего в шине 32 линии. Тенденция развития шинных систем складывается в сторону 16-битных локальных шин данных, 24-битовых локальных адресных шин и 16-битовых локальных шин команд, т. е. общих 56-битовых шин. Чтобы элементы различных производителей могли работать друг с другом в шинной системе, возникла необходимость в стандартизации шин. (зйВ Г 11. СФ ~ г Некоторые стандарты для шин уже сформировались. Это, например, система 8100 или АИап. Эта шинная система использует 100 линий, т. е. стандарт с запасом для расширения.
Еще один стандарт для шинных систем передачи данных — это 1ЕС- шина, также называемая 1ЕЕЕ-488-шиной (1ЕЕŠ— 1пзт11ше оГ Е1есГгоп1с апб Е1есгпса1 Еп81пеегз). Этот стандарт используется прежде всего в компьютерной технике. Контрольный тест 1. Как работает цифро1юй селектор? 2. Объясните различие между мультиплексором и демультиплексором. 3. Разработайте схему мультиплексора «8 в 1». 4. Как построен селектор «3 х 4 в 4»? Сколько необходимо управляющих входов? Нарисуйте блок-схему аналогично рис. 11.4. 5. Разработайте схему демультиплексора «2 х 2 в 2». 6. Как работает дешифратор адреса? 7. Нарисуйте схему 3-битового дешифратора. 8. Объясните принцип действия цифрового 1-битового компаратора.
9. Что понимают под шинной системой? 10. Какие преимущества имеют стандартизованные шинные системы? ГЛАВА 12 РЕГИСТРЫ И ЗАПОМИНАЮЩИЕ УСТРОЙСТВА 12.1. Сдвигающие регистры Сдвигающие регистры являются схемами, которые принимают ин4зормацию последовательно во времени, бит за битом, сохраняют в течение определенного времени и передают дальше. Для построения сдвигающих регистров используются триггеры. Хорошо подходят управляемые по фронту импульса 27-триггеры, ЯЯ-триггеры и ХК-триггеры. Высококачественные сдвигающие регистры строятся часто на гК- МАБТЕК-Я.АзгЕ-триггерах.
Различные популярные сдвигающие регистры производятся в виде интегральных микросхем. 12.1.1. Сдвигающие последовательные регистры Простой 4-разрядный сдвигающий регистр показан на рис. 12.1. Он состоит из четырех В-триггеров, которые переключаются прямым фронтом. Принцип действия О-триггеров объяснен в разд. 7.7.7.
Если на входе Едействует 1-сигнал и сигнал синхронизации изменяется с О на 1, то триггер А устанавливается. На его выходе Д„появляется 1. Если на вход поступает О-сигнал, то со 2-м передним фронтом синхроимпульса триггер А сбросится и установится триггер В. Сигнал 1 появится на выходе Ц . С 3-м передним фронтом синхроимпульса триггер В сбросится и установится триггер С. Ц будет 1.
С 4-м передним фронтом синхроимпульса триггер С сбросится и установится триггер 27 (Дв = 1). гв,' гоп ;с: рве. 1а.1. 4-разрядный сдввговый регистр для последовательного ввода-вывода. Рис. 12.2. Функциональная таблица 4-битоаого сдаигаюшего регистра. Рис. 12.3. Временная диаграмма 4-битоаого с ааигагошего регисгра. 1-сигнал, который в начале был приложен ко входу Е, последовательно переходит от триггера к триггеру.
Сейчас он действует на выходе сдвигаю- щего регистра. С передним фронтом 5-го такта триггер Ю также сбрасывается. Говорят, сдвигающий регистр «пустой». Он не содержит больше никакой информации. На рис. 12.2 в функциональной таблице представлены пошаговые сдвиги.
На рис. 12.3 изображена временная диаграмма. Какая временная диаграмма получится, если перед 3-м тактом к входу Е снова будет приложен 1-сигнал, и этот 1-сигнал будет действовать и после 3-го такта? Если перед 3-м тактом к входу Е снова будет приложен 1-сигнал, то триггер А установится с передним фронтом 3-го такта. С передним фронтом 4-го такта триггер А сбросится, а триггер В установится. С передним фронтом 5-го такта сбросится триггер В и установится триггер С вЂ” и так далее. Временная диаграмма изображена на рис.
12.4. Подаваемые на вход 1- и 0-сигналы принимаются в сдвигающий регистр с временным сдвигом или по очереди (последовательный ввод данных). После приема информации сигналы синхронизации могут болыпе не подаваться. Информация сохраняется до тех пор, пока снова не будут подаваться сигналы синхронизации. После подачи сигналов синхронизации информация бит за битом будет подаваться на выход Ц (последовательный вывод данных). Пример Двоичное число 0101 должно быть записано в сдвигающий регистр (рис. 12.1). Для этого необходимо четыре такта.
Перед 1-м тактом содержа- пг сь щ„р р зД Рис. 12.4. Временная диаграмма Рис. 12.5. Функциональная таблица. ние первого бита (значение 2е) должно действовать на входе Е (1-сигнал). Перед 2-м тактом содержание второго бита (значение 2') должно действовать на входе Е Зто в данном примере 0-сигнал. Перед 3-м тактом содержание третьего бита (значение 2г) должно действовать на входе Е(1-сигнал). Перед 4-м тактом содержание четвертого бита (значение 2') должно действовать на входе Е (О-сигнал).
После 4-го такта введено двоичное число 0101. Временная диаграмма процесса изображена на рис. 12.4. Теперь сигналы синхронизации можно больше не подавать. Информация будет сохранена в регистре в течение длительного времени. Для трансляции данных через выход Д требуются еще 4 такта. Первый бит оказывается на выходе О перед 5-м тактом, 2 бит — после 5-го такта. 3-й бит после 6-го такта, и 4-й бит после 7-го такта.
После 8-го такта сдвигающий регистр пуст (рис. 12.5). Условное графическое обозначение сдвигающих регистров определяется 1)1Х 40900, часть 12. Для тр1птера на рис. 12.6 оно изображено на рис. 12.1. ЖСг означает сдвигающий регистр (от англ. зЫЙ ге81згег). Число после ЯЖ является числом битов.
Сдвигающие регистры производятся в больших количествах в виде интегральных микросхем. Интегральная микросхема Н.Х 221-749 1А содержит 8-битовый сдвигающий регистр для последовательного ввода — вывода. Цо- Е Рие. 11.б. Условное обозначение 4-битового т сдвигагопгего регистра с последовательным вводом — выводом на базе 11-триггера ~ззз г зз.х р и з рд Визд аиихро- О О д В с, импульсов 14 13 12 11 1с 3 а Цахапввхв Вид авврху д.
 — поапвдаввзвпьииа входи О. Π— выходи à — рзрвоизющиа вход Рис. 12.7. Цоколевка и блок- 1 2 3 4 а 6 7 схема интегральной микро- У. схемы Р13 221-7491А. колевка и блок-схема этой микросхемы представлены на рис. 12.7. Сдвигающий регистр построен на ЯЯ-триггерах, переключающихся с обратным фронтом синхроимпульсов. Так как в линию управления включен элемент НЕ, то переключение происходит с передним фронтом синхроимпульса на входе 9. 12.1.2. Сдвигающие регистры с параллельным считыванием Сдаигающие регистры всегда имеют возможность последовательного ввода — вывода данных.
Без этого свойства схема не может называться сдвигающим регистром. Сдвигающий регистр с параллельным считыванием может транслировать хранимые данные одновременно. Сдвигающий регистр на рис. 12.8 имеет возможность параллельного считывания. Д-выводы триггеров выведены на особенные клеммы микросхемы. На них в распоряжении разработчика имеются все четыре бита. Для построении сдвигающего регистра использовались ЯХ-триггеры. Эти трщтеры сбрасываются иначе, чем 22-триггеры (см.
разд. 7.5.2). Сбрасывание триггера происходит только в том случае, если на Я-входе действует 1-сигнал при фронте синхроимпульса. 0-сигналы не приводят к переключению триггеров. Поэтому входной сигнал должен подаваться на НЕ-элемент и Я-вход О, О о, О Рис. 12.8. Сдвигающий регисгр с параллельным счнгыванием. тихон и р м Рвс. 12.9. Сдвигающий регистр с параллельньвы счтггыванием и схемой блокировки. о О т с::: и пврвппепвное охитыввние О 0 с=: . одвитовыа режим рвсоты (пооиадаввтехиныд ввод-вывод данных) первого триггера. Если на входе Едействует О-сигнал, то на входе Я первого триггера действует 1-сигнал и триггер сбрасывается с приходом следующего синхроимпульса. Каждый Ц-выход мог бы быть связан с В-входом следующего триггера через элемент НЕ.
Элемент НЕ можно не применять, так как инвертированный Д-сигнал имеется в распоряжении на выходе Д. Выход Д непосредственно связывается с Я-входом следующего триггера (см. рис. 12.8). Хранимая в сдвигающем регистре информация может быть считана на выходах Д„, Д,„Д,, и Д .
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
