Boit_K__Cifrovaya_yelektronika_BookZZ_or g (773598), страница 52
Текст из файла (страница 52)
Если только на одной адресной шине действует 1-сигнал, то элемент памяти остается неактивным, так как эмиттерный ток открытого транзис- Рис. 12.17. Элемент памяти статической ВАМ обьемом 1 бит в ТТЛ-испоанении (прин- ципиальная схема). ~~340 Глава 12 Регистры и заломинающив устройства тора может протекать через другую адресную шину.
Только когда по обеим адресным шинам проходит 1-сигнал, то есть +5 В, элемент памяти активируется, и эмиттерный ток открытых транзисторов течет по соответствующим линиям записи — чтения. Чтение После активации элемента памяти по Я1,-линиям течет ток открытого транзистора. На рис. 12.17 транзистор Т, открыт. Ток эмиттера протекает через Ж,, н на выходе Д через усилитель выдает 1-сигнал. Элемент памяти сохранил значение О.
Если после активации ток протекает по линии Юн то элемент памяти сохранил значение 1. Запись Для записи 1 в элемент, содержащий О, необходимо подать 1-сигнал нли +5 В на Ы., и О-сигнал, или О В на Ыс При хранении О проводит транзистор Тг Он запирается после подачи на его третий эмиттер, подключенный к Ю„+5 В, Транзистор Т, открывается, и его эмитгерный ток может течь через ЯХс После завершения активации элемент памяти сохраняет это состояние. Для записи О в элемент, содержащий 1, необходимо подать 1-снгнал или +5 В на Ж, и О-сигнал, или О В на Ж,, Триггер переключится по алгоритму, описанному выше, и сохранит значение О. Элементы памяти на ТТЛ-элементах работают очень быстро.
Но зато они отличаются высоким энергопотреблением. 52.3. 5.2. Элементы памяти 55АМ в о5-МОП-исполнении Элементы памяти КАМ в Ф-МОП-исполнении имеют по сравнению с ТТЛ- элементами существенные преимущества. Они потребляют меньше энергии и могут производиться с более высокой степенью интеграции.
На квадратном миллиметре чипа может размещаться больше МОП-элементов памяти. Однако МОП-схемы имеют большее время переключения, т. е. они медленнее ТТЛ-схем (см. гл. б «Семейства схемь). Структура типичного КАМ-элемента представлена на рис. 12.18. Транзисторы Т, и Т, собраны по схеме триггера. Транзисторы Т, и Т, работают вместо нагрузочных сопротивлений.
Если Т, заперт, а Т, открйт, то элемент памяти сохранил значение 1. При О Т, открыт, а Т, заперт. Активация элемента памяти Элемент активизируется, если на ащзесные шины Хи Уподается 1-сигнал. Транзисторы Т„Т„Т, и Т, открываются и соединяют выходы триггера Д и Д с линиями чтения — записи И,, и Ы,, Чтение После активации ячейки памяти из нее можно считывать данные. Если Ж, проводит 1-сигнал, то элемент сохраняет единицу. Если Ю, проводит 1- сигнал, то элемент сохраняет О. ыз.о н и ишв Риию зД ти КАМ объемом в 1 бит Рис.
12.18и Элемент ста в Ф-МОП исполнении. Рвврлдиьш линии леннон во, во, х, $; х и, У-вероонвн шине Рвнрлднив ленин лени» Рис. 12.19. 16-битовад матрица КАМ, (('азиз Г 12. Р и и Запись В элемент памяти, содержащий О, требуется записать 1. При 0 Т, открыт, а Т, заперт. Если на 3Т,, действует О-сигнал, то Т, запирается, а Т, открывает- ся. Триггер переключается в 1-состояние. Это состояние сохрайяегся после завершения активации. 12.3. 1.3.
Структура ЯА)И с даухкоординатной адресацией КАМ-элементы памяти собираются в КАМ-матрицы памяти. Матрица на рис. 12.19 имеет объем памяти 16 бит. Каждый элемент доступен индивидуально. Говорят, что каждый бит может быть адресован. Если бы мы хотели узнать, например, содержимое памяти запоминающего элемента 8, то на адресных шинах Х и Уа должен быть 1-сигнал. На разрядных линиях Ы] и Ы, появляются выходные сигналы Ц и Д.
12.3.2. Динамические ОЗУ (ОВАМ) 12.3.2. 1. Элемент памяти динамического ОЗУ Типичный элемент памяти динамического ОЗУ состоит из трех самозапи- рающихся МОВ-ЕЕТ-транзисторов согласно рис. 12.20. Информация со- храняется в емкости С. Если С заряжен, то элемент памяти содержит 1.
Если С не заряжен, то элемент памяти содержит О. Запись О -' О В (зазеыление] Ваед данных (У-зарезная шина] Выезд данных (У-заразна» шина) Рис. 12,40. Типичный элемент памяти динамической ВАМ. Запоминающий элемент активизируется 1-сигналом на шине чтения Х (1-сигнал = +5 В).
Вследствие этого транзистор Т, открывается (низкоомен между истоком и стоком). При подаче на информационный вход А 1-сигнала 12.3. 0~ ~ у~ ~~ВЗЯВ 343) емкость С заряжается. Значение 1 сохранено. При заряженном конденсаторе С транзистор Т, всегда низкоомен (открыт). Если на адресной шине Х действует О-сигнал, то элемент памяти больше не активизирован. Транзистор Т, запирается и предотвращает утечку заряда С. Для записи 0 следует активизировать элемент памяти (1-сигнал на адресной шине Х).
При этом Т, отпирается. Если 0-сигнал (О = 0 В, земля) прикладывается на линию входных данных А, то емкость С может разрядиться через транзистор Тг Значение 0 сохранено. При разряженном конденсаторе С транзистор Т, всегда заперт. Чтение Для считывания данных на шину вьвода 3 прикладывается 1-сигнал (+ 5 В). Элемент памяти активизируется через шину чтения 2,. На ь также прикладывается 1. При этом транзистор Т, открывается. Если записана 1, то транзистор Т, открыт и ток через шину В через Т, и Т, течет на землю.
Это признак записанной 1. Если записан О, то С разряжен, а Т, заперт. Через шину В ток течь не может. Это признак записанного О. Во время чтения содержание элемента памяти не меняется. Регенерация Емкость С очень мала. Она составляет в зависимости от степени интеграции от 0,1 пФ до 1 пФ. Соответственно мал и сохраненный заряд. Очень маленький ток утечки быстро понижает заряд. Поэтому заряд должен быль через короткие промежутки времени снова восстановлен.
Обычно подзарядка происходит каждые 2 мс. Цикл регенерации начинается с чтения содержимого элемента памяти. Если оно равно 1, то Т, открывается и С заряжается. Если содержание памяти О, то зарядка не йроисходит. Для регенерации необходим особенный задающий генератор сннхроннзирующвх импульсов и схема управления. Оба этих элемента включены в состав микросхем.
12.3.2.2. Особенности динамических ОЗУ Динамические ОЗУ работают очень надежно. Это удивительно, если учесть, что хранимая информация должна быть примерно каждые 2 мс обновлена. Можно было бы предположить, что какой-нибудь бит пропадает. Однако этого не происходит. Преимуществом динамических ОЗУ является большой объем памяти чипа или микросхемы. МОП-техника позволяет достичь высокой степени интеграции. Запоминающие элементы могут быть очень малы.
Предложенное в настоящее время самое большое динамическое ОЗУ имеет объем памяти 4 Мбит (1 Мбит = 104857б бит, приблизительно 1 млн бит). 4 Мбит могут сохраняться в одной-единственной микросхеме. В разработке находится схема с 1б Мбит. Недостатком является относительно большое время переключения. Так называемое время доступа лежит в интервале между 100 нс и 300 нс. Под ~344 Глава 12 Региопры и запамингиви1ие устройства временем доступа понимают максимальное время, которое проходит от адресации элемента памяти до возможности работать с его данными. Во время регенерации динамическое ОЗУ должно быть блокировано от записи и чтения, иначе будут возникать ошибки.
С ростом температуры кристалла токи утечки будут расти. Емкости будут разряжаться быстрее. Рекомендованная производителем частота регенерации рассчитана на рабочую температуру 70 'С. Если эта температура будет превышена, то данные могут быть потеряны. 12.3.3. Организация элементов памяти и ее параметры 12.З.З. 1. Организация элементов памяти Статические и динамические ОЗУ предлагаются с различными объемами памяти и различными структурами. Адресуемая ячейка памяти может состоять из одного элемента или из нескольких элементов.
Если она состоит только из одного элемента, то такая память называется памятью с побитовой организацией. Каждый запоминающий элемент, то есть каждый бит, имеет собственный адрес и является, таким образом, адресуемым. Конструктивная схема такой памяти показана на рис.
12.21. Обозначение 16 х 1 значит: совокупная емкость 16 бит, емкость ячейки памяти 1 бит. х, Рис. 12.11. Структура памяти 1б х 1. Если ячейка памяти состоит из нескольких запоминающих элементов, то память является пословно организованной. На рис. 12.22 показана конструктивная схема 32 х 8-битово элемент является адресуемым. Все 8 бит ячейки памяти всегда записываются и считываются одновременно. Для 256 х 1-памяти необходимы 16 Х-адресных шин и 16 г-адресных шин (рис. 12.23). Выводить эти шины наружу в порты микросхемы неудобно. Эта схема имела бы очень много выводов.
Поэтому применяются дешифраторы (см. разд. 11.2). Для выбора 16 элементов памяти нужны 4 адресных линии. Адресные линии выводятся на ножки микросхемы. гг.з. о р, и г ~лмЮ зф В линий ас, и й линий аГя часгично не показаны дл» павией наглвдносги Рис. 12.22. Структура памяти 32 х 8. У, У, з д, Ы д я а линий ая, и й линий ая частично не показаны для лтчоый наглядывали У-адресная шина Рис. 12.22ч Структура памяти 256 х 1 с дешифратором. Как организованы адресные шины в 1б Кбит х 1-битовой памяти? Должны быль адресованы 16 384 бит.
Кроме этого, требуются 128 Х-адресных линии и 128 У-адресных линии. Для выбора 128 адресных линий необходимо иметь 7 управляющих выводов (рис. 12.24). Всего на выводы микросхемы нужно выводить 14 адресных линий. Так как требуются еще информационные выводы для ввода — вывода данных и для команд управления, то получается очень большое число выводов. Чтобы этого избежать, ставят ('в4в г юг. в р н \ ыа Еыввд денны» авад двннын Рис. 12.24.
Структура памяти 16 Кбит х 1 с дешифратором и демулвтиплексором. демультиплексор (см. разд. 11.1). На входы от А, до А, сначала подается Х-адрес, затем Т-адрес. Переключение происходит сигналом управления 3. Мультиплексирование адресов позволяет применять небольшие корпуса ИС. 12.3.3.2. Параметры памяти Для выбора памяти большое значение имеют ее параметры. В основном это емкость и структура, производительность и энергопотребление.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
