Boit_K__Cifrovaya_yelektronika_BookZZ_or g (773598), страница 49
Текст из файла (страница 49)
4-битовые Дец1ифраторы 3-битовым адресом могут быть выбраны 8 выходов. 4-битовые адреса по- зволяют выбрать 16 выходов. Можно записать зависимость: где и — число выходов; й — число адресных входов. На рис. 11.14 изображен 4-битовый дешифратор с таблицей истинности. Возможны 16 различных адресов, и могут быть выбраны 16 различных выходов. Для управления различными модулями требуются так называемые адреса. В цифровой технике пад адресом понимают последовательность 1-0 опреде- ленной длины, т. е.
бинарное слово с установленным количеством битов. Существуют, например, 2-битовые адреса, 4-битовые адреса и т. д. Адресные ~ Входы Рис. 11.12. 2-битовый дешифратор и его Рис. 11.13. Схема 2-битового дешифратора. таблица истинности. НГ»» «е ел»сены дл» луча»го обворе гобл»цы Выходы Рис. 11 14. 4-битовый дешифратор и его таблица истинности. ~(ххе Г 11.
л е~ »г" о „! ~ Выходы А, Адресныо ~ д* 1», ПЗ. О Фх х х 321) 11.3. Цифровые компараторы Цифровым компаратором называется схема, которая сравнивает друг с другом два бинарных выражения А и В и сообшает, является ли А > В, А = В илиА<В. Равенство двух бинарных выражений лепсо выявить. Все биты обоих выражений должны совпадать, иначе они не равны. Определить, что А больше, чем В или наоборот, сложнее. Здесь нужно знать применяемый код. Сравнение возможно только при условии, что компаратор спроектирован для работы с кодом, в котором закодированы выражения А и В. Обычно компараторы спроектированы для двоичной системы счисления, в частности для работы в двоично-десятичном коде. 11.3.1. 1-битовый компаратор Простейшим компаратором является 1-битовый компаратор.
Он сравнивает два бинарных слова длиною в 1 бит. Схема имеет три выхода (рис. 11.15). На выходе Хпоявляется 1, если А > В. Если А = В, то У= 1. Если А < В, то У= 1. Схема компаратора, приведенная на рис. 11.15, может быть синтезирована на базе схемы неравнозначности. Однако ее можно рассчитать также с помощью нормальной формы ИЛИ (рис. 11.1б). Х=АлВ; У=АлВ; У = (А л В) и (А л В); Т = (А л В) и (А л В). Выходы Входы Х вЂ” 1 доход>В ~ к=я*в =е г-..я в « = 1, оооо Я = В г г = С оооо я х в «=)Я*в) )я в) Рис. 11.15.
1-битовый компаратор и его таблица истинности. в) Рис. 11.16. Схема 1-битового компаратора. н — гни (тнтт Г и. ц и ет 11.3.2. 3-битовый компаратор для ВСО-кода (двоично-десятичного кода) 3-битовый компаратор сравнивает друг с другом два 3-битовых слова. На рис. 11.17 изображен 3-битовый компаратор для двоично-десятичного кода и его таблица истинности. Таблица истинности сокращена. У полной таблицы истинности для шести переменных возможны 64 комбинации. х и>в( , д, переев д' 3-битоеое тилло ' д' у (д= в) ~ в, Второе 3-битоеое нелло ~ в* (в, х (д<В( Рис.
11.17. 3-битовый тезмпаратор Лла ВСЮ-каца и еуо таблица истинности. Сначала должны сравниваться наиболее значимые биты, т. е. А, с В,. Если А, > В„то А > В. Если А, < В„то А < В. Если А, = В,, то переходим на следующий по значимости разряд. Если А, > В„то А > В. Если А, < В„ то А < В. Если А, = В,, то переходим на следующий по значимости разряд. Если А, > В„то А > В. Если А, < В, то А < В. Если все три бита равны, то А = В. При проектировании схемы 3-битового компаратора воспользуемся схемой 1-битового компаратора (рис. 11.15 и рис.
11.1б соответственно). В схеме должен присутствовать вход запрета (рис. 11.18). ус:: > е Рис. 11,18. 1-битовый компаратор со схемой запрета. Три 1-битовых компаратора со схемой запрета должны быть включены таким образом, чтобы соответствовать таблице истинности (рис. 11.17). Общая схема показана на рис.
11.17. Случай 1: А, > В, Х =1 =е Х= 1 =е А > В. Так как 13 = О, то входы 1-битовых компараторов 1 и П будут заперты. Случай 2: А, < В, У, =1 =е У = 1 =е А < В. Так как У, = О, то входы 1-битовых компараторов 1 и Н будут заперты. Рие. 11.19. Схема 3-битового компаратора даа ЛСГг-кода. Аг = З, Ат ) Зг Теперь У; = 1. Вход 1-битового компаратора П открывается. Так как А, В„то 1; = О. Входы 1-битового компаратора 1 остаются заблокированными.
Х, будет равен 1 и, следовательно, Х = 1. Случай 4: Аг=З, А(Вг То же, что и в случае 3, только У, = 1 и, следовательно, У = 1. Случай бг А,=В, А,=В,. То же, что и в случае 5. Так как А, < В„то У, = 1 и, следовательно, У = 1. Случай 7: А,=В, А,=В, А,=З,. 1; = 1 и, следовательно, 1 = 1. А,=З, А,=В,. Выход 1; = 1. Поэтому открывается вход 1-битового компаратора 1. Так как А, > З„ то Х = 1 и, следовательно,Х= 1. Случай 6: ~згр в рр. Оыр ы р 11.3.3. 4-битовый ко64паратор для двоичного кода Структура 4-битового компаратора похожа на структуру 3-битового компаратора, только нужно добавить еще один 1-битовый компаратор с запирающимися входами.
4-битовые компараторы для двоичного кода выпускаются в виде интегральных микросхем. На рис. 11.20 представлена цоколевка и таблица истинности схемы ЕЬН 431-7485. Схема принадлежит к ТТЛ-семейству. Полная таблица данных приведена на рис. 11.21. Я.Н 431-7485 Р).Н 435-8485 Логические соотношения 14околевка Виа сввргу и. 4, В, 4. 4, В, 4.
В, 16 16 14 16 12 11 1О 9 1 2 3 4 6 6 7 6 В, А=В 4>В 4<В 4<В 4>В 4=6 О, пврвиаав х а г 1х ааагввгсгвувг г- ипи и-си<папу) Рис. 11.28. Цоколевка и сокращенная таблица истинности схемы Н.Н 431-7485 (3!Оглспа). 4-битовый коыпаратор Й.Н 431-7485 Н.Н 435-8485 Модуль й)н 431/435 сравнивает два двоичных 4-битовых слова (слово А и слово В) и различает три состояния; А > В, А = В, Я < В, Этот модуль может расширяться беэ дополнительной логики тремя входами переноса для сравнения двух слов любой длины. При этом для каждого следующего 4-битового слова увеличивается время задержки на время задержки двух вентилей.
Например, при СРавнении двух 8-битовых слов задержка достигает 38 нс. Типичная задержка прохождения для 4-битовых слов — 24 нс. 114 и д 32~ф Статические параметры е температурных зонах 1 и 5 ница изме- ния углаеия испьпаний тип Н-входной ток на канал 120 Уи=г,4В, У,=5,58, У =5,258 кроме Я < В и Я > В мА 1,0 й-входной ток на канал к омеА<ВиА>В 1,0 мА 1-входной ток на канал, кромеЯ < ВиА > В У =5258, Ух=048 4,8 -/ х мд (.-входной ток на канал, кроме Я < В и Я > В Уз= 0,48 1,6 Ток короткого замыкания У =5258 18 мд У =5,258 Потребляемый ток Время переключения, при и =5 В,т =25 С Время прохождения сигнала (бьютрпаействие] Вход от А к В 26 17 нс Выход Я < В или Я > В 20 30 нс 23 Вход от А к В нс Выход А = В 20 30 Вход от А к В или Я = В В, = 400 Ом, С,=15пФ нс Выход д > В 17 нс 20 входА = В 13 нс Выход Я = В 17 нс Вход от А > В или А = В нс Выход д > В 17 Коэффициент разветвления по выходу на канал 10 Входной нагрузсчный коэффициент на канал на канал Я < В или Я > В Входной нагрузочный коэффициент на любом другом канала Е, Под шиной понимают систему для распределения и передачи бинарной информации.
слово шина происходит от латинского слова опппьпа (длл всех). Все элементы системы, передающие или принимающие бинарную информацию, свлЗаны друг с другом шинОЙ. нижний предел в Рае, 11.21. Таблица данных схемы гт Н 431-7485 (3(епапз). 11.4. Шины данных 11.4.1. Структура и принцип действия вер- иий предел Я 1м Г плср ~г Рис. 11.22. Последовательная однонаправленнав шина с передатчиком и приемником данных. Если шина предназначена для передачи информации только в одном направлении, то она называется однонаправленной. Если данные могут передаваться в обоих направлениях, то такая шина называется двунаправленной. Передача данных по шине может быть параллельной или последовательной.
Системы шин разделяются на параллельные и последовательные. В параллельных системах для каждого бита передаваемого бинарного слова выделен отдельный провод. Для передачи 8-битового слова необходимо 8 проводов. Эти 8 проводов называются линиями данных. Для управляющих сигналов необходимы дополнительные линии (рис. 11.22). В последовательных шинах для передачи данных достаточно одной линии.
Отдельные биты передаются по очереди и объединяются в месте приема в первоначальное бинарное слово (рис. 11.23). Шины последовательной передачи данных работают медленнее, чем системы параллельного обмена. Для последовательной передачи необходимы дорогие схемы параллельно-последовательных и последовательно-параллельных преобразователей. Позтому шины последовательного обмена Рис. 11.23 направле чиком и П.4. Ш д 32ф используются только там, где дополнительные линии стоят очень дорого, например, при больших расстояниях между передатчиком и приемником данных. В большинстве случаев расстояние между передатчиком и приемником незначительно, так что параллельная шинная система является хорошим решением.
Каждая шина должна уметь выбрать нужный приемник данных. Выборка происходит с помощью управляющих входов. Простой пример показан на рис. 11.22. Через две линии управления могут задаваться четыре различных команды. Каждая команда включает один из приемников данных на прием. Если приемники данных не работают на прием, то их информационные входы должны быть высокоомными. Приемник данных не должен влиять на сигналы, находящиеся на линиях шины. В схемах МОП-семейства входы всегда высокоомные. Здесь не возникает больших проблем. В схемах ТТЛ-семейства наряду с двумя обычными Х, и Н-состояниями должно быть третье высокоомное состояние на входе.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
