Boit_K__Cifrovaya_yelektronika_BookZZ_or g (773598), страница 47
Текст из файла (страница 47)
Требуется определить характеристические уравнения для применяемых триггеров. Использованы ХХ-триггеры. Характеристическое уравнение для .ВХ-триггеров, опуская индекс ас 0,», ) = (з' л 0) ч (Х л 0). Для изготовления счетчика нужны 4 триггера, обозначенные символами А, В, С и В. Они имеют следующие характеристические уравнения: 0...е =(.-0.)-(Х.-0.)' 0и„„ц -(.ур Л0В) ч(ХВ Л0В)з фо» )) — — ()' л 0с) ч (Х, л 0 ); 0 ) (1р л Ор)ч (Хр л 0р) 4. Шаг: Определение уравнений логических связей.
Уравнения счетчика и характеристические уравнения уже определены. Сравнением их коэффициентов определяются уравнения связи. 0В)л» )) 0В<л:!) 0В<л» о = (0В л 0 л 0р) ч (0„л 0 ) ч (0„л 0 ), — [0В л ((0с л Ор) ч 04)) ч (0, л 0В), = [[(0, л Ор)ч 0„1л 0В] ч (0 л 0„); Треггер А а„„,, = (у, ла,) ч (к ла„) $ 3 ав<„,, — — (1ла,) ч (Олав) ~„= О, 4нигер вв й~., ) = ~(анклав)чав]лав (авлав) © Триггер С (к.-а,) $ (а. а.) а, В<.,и = х. = ав л (а ч ав) К~ = ар л (ав ч ав) = ад ч ав ч ав к, = а, (а.
а.) Йц» ~ и ('~в л ав) ч (~в лав) ® 4иигер Р Д (1р л Дв) а (Кр д Ор) 11 6 а„.„,= (а.-а,-а.а.) ° (а.а) О4 Если известны уравнения связи, то можно строить счетчик. Триггеры нужно соединять соответственно уравнениям связи. Готовая схема счетчика представлена на рис. 10.64. Счетчик может начинать счет с любого числа. Если он должен считать с нуля, то необходима дополнительная схема. Рис. 10.44. Синхронный суммирующий счетчик в коде с избытком 3. 10.4. Делители частоты Делители частоты — это схемы, понижающие частоту прямоугольных сигналон с определенным коэФфициентом пересчета. Один триггер производит деление частоты в отношении 2: 1. На двух триггерах можно построить делитель частоты с отношением 4: 1. Делители частоты бывают двух видов: делители с фиксированным коэффициентом пересчета и делители частоты с регулируемым коэффициентом пересчета.
Последние называются также программируемыми делителями частоты. Иногда существует возможность группировать карту Карно иначе при одинаковом уровне упрощения. В нашем примере карты это имеет место для Д„„, о. При другой группировке получаются другие уравнения счетчика и другие уравнения логических связей, представляющие равноценное решение задания.
~306 Г Ю.О а 10.4.1. Асинхронные делители частоты с фиксированным коэффициентом пересчета К В качестве делителей частоты могут использоваться уже известные схемы. Любой асинхронный двоичный счетчик может быть использован как делитель частоты с Фиксированным коэФфициентом пересчета. Рассмотрим схему и временную диаграмму 3-битового двоичного суммирующего счетчика на рис. 10.65. Первый триггер счетчика делит на два частоту входного сигнала Е.
Второй триггер делит пополам уже разделенную частоту еще раз. Третьим триггером частота делится еще раз на два. 3-битовый двоичный суммирующий счетчик работает как делитель частоты с частотным соотношением 8: 1. Двоичные вычитающие счетчики также могут быть применены в качестве делителей частоты (рис. 10.66). Разделенные сигналы имеют лишь иную фазу, чем в двоичных суммирующих счетчиках. Четные коэффициенты пересчета легко получить. Каждый триггер делит частоту с коэффициентом 2: о с т где~" — входная частота; ~' — разделенная частота; л — количество триггеров. П , П Рве.
10.68. Асинхронный 3-бнтовый суммирующий счетчик в качестве делителя часто- ты с коэффициентом пересчета 8: 1. !о.< д зот) о, П , П Од Рис. 10.66. Асинхронный 3-битовый вычитая!пгий счетчик в качестве делителя частоты с коэффициентом пересчета 8 ! 1. ! ! ! Рис. 10.67.
Делитель частоты с коэффициентом пересчета 3: 1 и временная диаграмма. с Рвс. 10.68. Делитель частоты с коэффипнентом пересчета 6: 1 и временны диаграмма. Как можно получить нечетные коэффициенты пересчета? Чтобы получить нечетные коэффициенты пересчета, используемые в схеме триггеры должны иметь входы сброса. Делитель частоты с коэффициентом пересчета 3: 1 представлен на рис. 10.67.
Выходной сигнал Д, имеет другое импульсно-фазовое соотношение, чем входной сигнал Е. Для многих практических задач это неудобно. Если присоединить следующий триггер, то снова получится импульсно-фазовое соотношение 1: 1 (рис. 10.68). Задание Построить схему делителя частоты с коэффициентом пересчета 10:1.
Импульсно-фазовое соотношение выходного сигнала должно быть 1: 1. Сначала следует разработать схему делителя частоты 5: 1. Затем к этой схеме подключить делитель частоты 2: 1, то есть еще один триггер (рис. 10.69). 10.4.2. Синхронные делители частоты с фиксированным коэффициентом пересчета К Все вышесказанное для синхронных двоичных счетчиков действует и для асинхронных двоичных счетчиков. Любой синхронный двоичный счетчик может также быть использован как делитель частоты с фиксированным коэффициентом пересчета. ,П Рвс. 10.69. Делитель частоты с коэФфициентом пересчета 10: 1 и временнаа диаграмма. Это правило работает только для четных коэффициентов пересчета, т. е. 2: 1, 4: 1, 8: 1, 16: 1 и т.
д. Для других коэффициентов пересчета, особенно для нечетных, нужно изменить схему включения входов триггеров. На рис. 10.70 изображена схема и временная диаграмма синхронного делителя частоты с коэффициентом пересчета 3: 1. с Рис. 10.70. Синхронный делитель частоты с коэффициентом пересчета 3: 1 и времен- нав диаграмма. ~за г ю.а ь 10.4.3, Делитель частоты с регулируемым коэффициентом пересчета Делители частоты с регулируемым коэффициентом пересчета являются в принципе переключаемыми делителями частоты. Они проводят несколько делений частоты. Сигнал с желаемой частотой подается через схему выборки на выход. Делитель частоты на рис. 10.71 делит частоту входного сигнала в соотношении 2: 1, 4: 1, 8: 1 и 16: 1. Сигналами на А и В выбирается нужный сигнал на выходе У.
Рис. 10.71. Делитель частоты с регулируемым коэффициеитом пересчета. Схема делителя частоты может изменяться посредством переключений, так что можно также получать нечетные коэффициенты пересчета. Важной характеристикой делителя частоты является максимальная частота, которую он может разделить. В ЗСЛ-технике (см. семейство ЭСЛ в разд. 6.7) можно строить делители частоты для частот до 900 МГЦ.
Регулируемый делитель частоты для частоты до 500 МГЦ выпускается в виде микросхемы с названием Б 89. Схема этого счетчика с цоколевкой приведена на рис. 10.72. Возможные коэффициенты пересчета 50: 1, 51: 1, 100: 1, 101: 1, 102: 1, 200: 1 и 202: 1. Нужный коэффициент пересчета устанавливается входами управления А, Ви ЕХА. Таблнпа команд и основные параметры микросхемы приведены на рнс. 10.73. Контрольный тест 1. Чем различаются синхронные и асинхронные счетчики? 2. Изобразите схему асинхронного 8-битового суммирующего счетчика на базе 1К-триггеров, управляемых прямым фронтом.
тт О, Рис. 10.74. Схема и цоколеака программируемого счетчика Б 89 (81етпепа). Цаааааааа Врл ораве и, т яа1 11 1О 9 В о иаа о, 14 13 12 1 2 3 4 В В 7 О В О. О, 4 иа о Условия испытаний тнп 4,75 Входы, выходы открыты 9 мА Входное напряжение Е -уровня на ЕНА Входное напряжение Н-уровня на ЕНА Т„= -30 С 3,2 иенА и Входное напряжение Н-уровня на ЕНА Ти 25 С 3,0 ивн и Входное напряжение Н-уровня на ЕНА Т„= 80'С 2,8 и Потребляемый ток Н-уровня на ЕНА = и „= т(т„] 0,3 мА О,ГГ Потребляемый ток Н-уровня на ЕНА /вы и 1,7 мА Входное напряжение Е-уровня на Я или В и, Входное напряжение Н-уровня на А или В и+01 В и -0,1 Пелребляемый так Н-уровня на А или В 0,5 /АИ И мА Пороговое напряжение срабатывания на Т 3,7 ит 1600 мВ 250 итм и,=бв итм 250 Выходное напряжение на О )ы = 3,2 МА иае 0,4 В В между О, и О, 1,8 2,5 32 Ом Параметры Напряжение питания 4,5 и, Максимальная входная частота 250ч при 50/51, 100/10! МГц при 100/102, 200/202 Максимальная входная частота 500ч МГц при 50/51, 100/101 20ч МГц тт н при 100/102, 200/202 40" МГц ~(3 е2 Глава 10.
Счетчшси и делители частоты Напряжение питания Потребляемый ток Увеличение напряжения переключения на Т статическое (Т и йе1соединены) Увеличение напряжения переключения на Тири 500 МГц ( Т и Двт соединены) Минимальная входная частота синусоидальная Минимальная входная частота синусаидальная мн вмтдн )ее) ин т: ззо ыв е и, е вю мв; ое е,тз к о, е з,з в. Ниж- ний предел в Верх- ний предел А Единнцз изме- рения твбннцв «омвнв Рис.
10.73. Таблица команд с параметрами программируемого счетчика 8 89. 1 Г« — вы««днев чввзозв 3. Как можно из асинхронного 4-битового суммирующего счетчика на базе Т-триггеров сделать ВСЮ-суммиругощий счетчик? Т-триггеры должны переключаться с обратным фронтом синхроимпульса и иметь нетактируемый вход сброса, который сбрасывает триггер О-сигналом.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
