Boit_K__Cifrovaya_yelektronika_BookZZ_or g (773598), страница 51
Текст из файла (страница 51)
Во время параллельного считывания сдвигающий регистр не должей производить сдвиговых операций, иначе считываемые данные будут искажены. Таким образом, последовательное и параллельное считывания одновременно производиться не могут. Сдвигающий регистр на рис. 12.9 имеет схему блокировки, которая предотвращает сдвигающие операции регистра при проведении параллельного считывания и, с другой стороны, блокирует параллельное считывание, если сдвигающий регистр производит сдвигающне операции.
Если на входе У действует О-сигнал, то возможна подача синхроимпульса и параллельное считывание заблокировано. Если на входе задействует 1-сигнал, то возможно параллельное считывание, а подача сдвигающих синхроимпульсов заблокирована. 12.1.3. Сдвигающие регистры с параллельным вводом — выводом данных Для многих задач удобно иметь наряду с последовательным вводом данных возможность параллельного ввода данных. Это параллельная запись данных может происходить как тактируемо, так и не тактируемо. Сдвигающий регистр на рис.
12.10 предлагает наряду с возможностью параллельного считывания возможность параллельной записи данных. Параллельные считывание и запись не тактируемы. Сдвигающий регистр построен на УК-триггерах, которые имеют нетактируемые входы установки и сброса. Информационными входами для параллельного ввода данных яв- лаются А, В, Си Ю. ~ггь л ° гг.л г ° - и-л ~ еПв Входи длл пврвллельпой эвписи Рис. 12ЛО. Сдвигающий регистр с нетактируемым параллельным вводом-выводом данных.
Параллельный ввод данных и последовательный ввод — вывод являются взаимоисключающими операциями. Если на входе Удействует О-сигнал, то подача синхроимпульсов разрешена. Сдвигающий регистр может работать в режиме последовательного ввода. При У = 1 возможен параллельный ввод. Сигнал синхронизации заблокирован. При необходимости параллельный вывод данных также может быть заблокирован, как показано на рис. 12.9.
Как построен сдвигающий регистр с параллельным тактирующим вводом данных? Есть различные варианты схемы такого регистра. Один из них показан на рис. 12.11. Х- и К-входы каждого триггера выполнены переключаемыми. При У = О сигналы на входы триггеров подаются последовательно. При У = 1 сигналы на входы триггеров подаются с входов для парал- о, д в О = 1 с= пврвлаелыюе счигьавиие и=о :> 1 й1 4, В, С лллг» длв пврвллвльлсй эвписи Рвс, 13.11. Сдвигающий регистр с тактируемым параплельным вводом и нетактируемым выводом данных. в1. сь щ р р 335)~ лельной записи (А, В, С, Э). Установка или сброс триггеров происходит с обратным фронтом синхроимпулъсов в соответствии со свойствами триггеров, примененных в схеме на рнс.
12.1. 12.1.4. Кольцевой сдвигающий регистр Кольцевым сдвигающим регистром называется сдвигающий регистр, выход которого замкнут нв вход. В кольцевом сдвигающем регистре данные циркулируют в замкнутом цикле по кругу. Принципиальная схема кольцевого сдвигающего регистра представлена на рис. 12.12. Рвс. 12,12. Принципиальная схема кольцевого сдвигаквцего регистра. Данные могут вводиться в кольцевой сдвигающий регистр последовательно или параллельно.
Они могут считываться также последовательно или параллельно. На рис. 12.13 показан кольцевой сдвигающий регистр с последовательным вводом данных и на выбор последовательным илн параллельным выводом данных. При ьГ = 1 регистр соединен по схеме кольцевого сдвигающего регистра. Выходные сигналы поступают на вхсц. При У= О возможен ввод данных с последовательного входа Е. Последовательный вывод данных возможен с выхода Д, если К = 1. Через вход Я можно независимо от синхроимпулъсов сбросить регистр О-сигналом и удалить записанную в него информацию. Рис. 12. 13. Кольцевой регистр с последовательным вводом и на выбор последователь- ным или параллельным выводом. 1 336 Глава 12.
Регистры и запоминающие устройства 12.1.5. Сдвигающие реверсивные регистры Сдвипющяе реверсиввые регистры имеют большое значение для задач управления. Их структура базируется на структуре рассмотренных ранее сдвигающих регистров. Направление передачи информации в триггеры должно меняться. Принципиальная схема сдвигающего реверсивного регистра изображена на рис. 12.14.
Механические переключатели должны заменяться соответствующими цифровыми схемами. Черное положение ключа и линии действительны для сдвига вправо. Серое положение ключа и линии действительны для сдвига влево. Е пввлвдвввгвлвлпй влвд длв птвпв впдввв Е, пввлвдвввтвлвпчй влвд длв вдввгв влввв Рис. ИЛ4.
Принципиальная схема реверсивного слвигаюпгего регистра. 8-битовый сдвигающий реверсивный регистр выпускается в виде микросхемы РЫ 311-74198. Этот сдвигающий регистр универсален. Он обладает возможностью последовательного и параллельного ввода — вывода данных, схемой блокировки синхроимпульсов н имеет независимый от синхроимпульсов вход сброса.
Схема этого сдвигающего регистра и его цоколевка представлены на рис. 12.15. 12.2. Регистры хранения Регистры хранения, как и сдвигающие регистры, построены на базе триггеров, только в них не происходит перемещение битов данных. Отдельные триггеры устанавливаются или сбрасываются. Регистр памяти записывает бинарное слово фиксированной длины. Информация может считываться с выходов и передаваться дальше.
Данные удаляются, если в них больше нет необходимости. Задачей регистров хранения является сохранение бинарных слов в течение определенного времени. Структура 4-битового регистра хранения представлена на рис. 12.1б. УК- триггеры устанавливаются 1-сигналами на У-входах. Установка производится синхроимпульсами. Каждый триггер может устанавливаться независимо. Сброс трип еров происходит подачей 1-сигналов на К-входы. Возможность сброса блокируется 0-сигналом на входе Е. Для удаления всей хранимой информации предназначен нетактируемый вход сброса Я. Регистры хранения применяются в схемах вычисления и управления.
е~ $ О ~ ) М В И ю Ф ~ О о' ц е- см ~Г" И йо Ю> СЧ в Ю 32 вй В 3 32.2. Р ~ р 337~~ Ф Я $ Ю ~б р х р Й~ а с ~ О 0 Я м' ф с ° х ЯЮ язв гвг гг.х р . и., пт Рис. 1К16. Регистр хранения с нетактируеммм входом сороса. Е, ов т — упрвегвгххго В вход Я вЂ” пвтвктирувхгпа оброс à — ввпрвт оброов г д 12.3. Оперативные запоминающие устройства (НАМ) Аббревиатурой КАМ обозначаются оперативные запоминающие устройства на базе полупроводниковых технологий. Они имеют определенное количество ячеек памяти. Каждая ячейка памяти имеет установленный объем памяти.
Она может принимать информацию определенной длины. Каждая ячейка памяти имеет индивидуальный адрес. По этим адресам осуществляется доступ к ячейкам памяти. То есть КАМ является памятью с произвольной выборкой. Обозначение КАМ является сокращением от Капбош Ассезз Мепюгу, англ. — память с произвольной выборкой. Ячейки памяти выбираются по своим адресам. В ячейках хранится записанная информация.
Для вывода данных ячейки также выбираются по своему адресу. Считывание данных не стирает содержание ячейки. Если информация больше не нужна, она может быль удалена, а в ячейку памяти записана новая информация. ОЗУ выпускаются исключительно в виде интегральных микросхем. Различают статические КАМ и динамические ОЗУ. В статическом ОЗУ ячейки состоят из триггеров. Каждый бит записывается в один из тригтеров. В динамическом ОЗУ для хранения информации используготся внутренние емкости. Каждый бит записывается в маленький конденсатор. Так как имеют место токи утечки, то возникает потеря заряда, поэтому емкости периодически надо подвергать процессу регенерации (восстановление исходных уровней сигнала).
Статические и динамические ОЗу являются энергозависимыми. При от- ключении питания информация теряется. о.З. О ~ ц у ~~ оос з~д9 В целях сохранения информации ставят автономные батареи. Энергонезависимые КАМ находятся в стадии разрабопси. Их ждет бальшое будущее. Статические ОЗУ или КАМ производятся на базе различных технологий. Схемы принадлежат к различным семействам. Существует ОЗУ в ТТЛ- исполнении, в ЭСЛ-, в 1т'-МОП- и в К-МОП-исполнении. Динамические ОЗУ строятся на различных МОП-элементах. 12.3.1. Статические ОЗУ (ЯВАМ) 12.3.1.
1. Элемент памяти ВА)И в ТТЛ-исполнении Статические ОЗУ могут быть построены на биполярных транзисторах. Используется известны ТТЛ-технология (см. гл. б «Семейства схем»). Основой ячейки является триггер на двух мультиэмитгерных транзисторах согласно рис. 12.17. Триггер управляется Х-адресной шиной, У-адресной шиной и двумя разрядными линиями записи — считывания. Такой элемент памяти может запомнить 1 бит. Элемент содержит значение 1, если Т, открыт, а Т, заперт. И значение О, если Т, открыт, а Т, заперт. Активация ячейки памяти Если на обоих адресных шинах Хи ) действует О-сигнал (О В, заземление), то ячейка памяти не акгивирована. Ток эмиттера открытого транзистора течет на землю. По разрядным линиям ЯХ,„Ж, ток не протекает.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
