Boit_K__Cifrovaya_yelektronika_BookZZ_or g (773598), страница 42
Текст из файла (страница 42)
Переходные процессы и временные диаграммы представлены на рис. 10.4. ~~,66 Г 1О. с д Рве. 10.5. Временные диаграммы с учетом времени прохоидеиия сигнала (период входного сигнала 200 нс, время прохохгдения сигнала 30 нс). с1 е и с Временные диаграммы идеализированы. Если сигнал от Ц, переходит с 1 на О, то пройдет некоторое время, пока сигнал на Дп перейдет с 0 на 1. Это время называется временем прохождения сипаля, или быстродействием. Оно составляет для трщтеров ТТЛ-семейства от 30 до 50 нс. Для низкочастотных входных сигналов временем распространения сигнала можно пренебречь. Если период входного сигнала на рис.
10.4 составляет 0,2 мкс = 200 нс (5 МГЦ), то время прохождения сигнала следует учитывать. Для Дп оп и Д„, получаются сдвинутые относительно друг друга импульсы согласно рис. 10.5. Смещение импульсов является недостатком асинхронного метода. Оно приводит к уменьшению максимально возможной частоты работы. Если суммирующий счетчик построен на Т-триггерах, переключаемых прямым фронтом импульса, то для переключения следующего триггера применяется инверсный выход Д (рис. 10.б).
4-битный двоичный счетчик может считать до 15. Двоичные суммирующие счетчики считают от нуля до максимального значения, затем переключаются обратно на нуль и начинают счет сначала. ХК-МАБТЕК-Я.АУЕ-триггер используется как универсальный триггер. Микросхемы из нескольких таких триггеров стоят недорого. Схема РЫ131- 7476 (см. рис. 7.80) содержит два ХХ-МАВТЕК-Я.АУЕ-триггера. На двух таких микросхемах можно построить 4-битный двоичный суммирующий счетчик. Как выглядит схема этого счетчика? ХХ-триггеры должны работать как Т-триггеры. На все Х- и К-входы нужно подать состояние 1, т. е. соединить с напряжением питания.
Как переключаются триггеры? С прямым или обратным фронтом? Открытая стрелка в условном обозначении указывает переключение ведущего триггера. Он переключается с передним фронтом. Ведомый триггер переключается с обратным фронтом. Передача сигнала в следующий триггер происходит с обратным фронтом — как в триггере с кружком отрицания перед стрелкой в условном обозначении. Поэтому Д-выход триггера нужно соединять с С-входом следующего триггера. Схема представлена на рис. 10.7.
фа г ° м.о „а апов упраелоннл Рис. 10.0. Сборная схема 4-битового двоичного сумми- рующего счетчика на Маагег-Яауе-триггерах, согласно ГГ1Х 40900, часть 12, СТИ 16 означает 16 счетных разря- дов (СТЙ. — Сощхег, англ. счетчик). упревлломыа ало» (Мемвпа!а е-Луыуер) а, а, Рве. 10З. 4-битовый двоичный суммирующий счетчик с нстахтируемыми входами сброса и установки. ХК-триггеры имеют нетактируемые входы сброса и установки. Входы установки обозначены символом Я, входы сброса — Я.
Эти входы не используются. Счетчики этого типа применяются очень часто. Поэтому они выпускаются в виде микросхем, их соответствующее условное обозначение показано на рис. 10.8. К одному управляющему блоку подключено четыре ХаМАБТЕВ-Я.АУЕ-триггера. Они соединены так, чтобы получился суммирующий счетчик. Знак плюс обозначает суммирующий счетчик. Обозначение «СТВ» является сокращением от Сопп1ег, от английского слова счетчик. Число указывает количество возможных счетных шагов. 4-битные двоичные суммирующие счетчики можно усовершенствовать.
Возможно устанавливать счетчик на любое начальное значение. Установка происходит через нетактируемые входы Х Круг отрицания перед входами сигнала установки в единицу указывает, что для установки требуется О-сигнал. Чтобы устанавливать 1-сигналами, надо перед входами установки включить элементы НЕ. Входы сброса Я могут использоваться для общего сброса счетчика. Я-входы связываются друг с другом. 0-сигнал Е„независимо от такта возвращает счетчик на нуль. Схема 4-битового двоичного суммирующего счетчика с возможностью установки и сброса показана на рис. 10.9. Такой счетчик называется двоичным суммирующим счетчиком с возможностью предварительной установки. Разрядность двоичного суммирующего счетчика говорит о возможности счета.
4-битные двоичные суммирующие счетчики могут считать до 15, 5-битные двоичные суммирующие счетчики — до 31, 6-битные двоичные суммирующие счетчики — до 63 и т. д. 10.4. 4 г Гбф Асинхронные счетчики выпускаются в виде интегральных микросхем. Микросхема Р11 181-7493 А устроена просто и ясно.
Схема и цоколевка представлены на рис. 10.10, Чтобы сделать микросхему универсальной для различных приложений, выход Ц, внутренне не соединен с входом В. Схема может быть применена, например в качестве 3-битового двоичного суммирующего счетчика, если входной сигнал подается на вход В. Бели соединить выход Ц, с клеммой В, то получается 4-битовый двоичный суммирующий счетчик (выделено серым на рис.
10,11). ЦОВОВВВГВ о„ о, О„ ВИД ОВВОХУ 4 о„ о а, о. о, 14 13 !2 11 10 В 8 1 2 3 4 б б т в я, я ОВ Рие. 10. 10. Схема и цокалевка 4-битового двоичного суммирующего счетчика. о„ ОВ Я„Я„ Рие. 10.11. 8-битовый двоичный суммирующий счетчик, собранный на двух микросхе- мах Н.У 181-7493 А.
('Ъ70 Глава 10. Счетчики и Делители частоты Микросхема Р1.1 181-7493 А содержит нетактируемые входы сброса, которые управляются через элементы И-НЕ, Счетчик сбрасывается на нуль, если на обоих входах Яе1 и Я„действует 1-сигнал. Задание На двух микросхемах Р1 1 181-7493 А построить 8-битовый двоичный суммирующий счетчик. Счетчик должен сбрасываться в нулевое значение при подаче 1-сигнала на общий вход сброса Я. Изобразите схему счетчика и соединения между интегральными микросхемами. Микросхемы следует соединить таким образом, чтобы выход Дв первой микросхемы управлял входом А второй. В обеих микросхемах следует объединить входы Д„и В.
Входы сброса Яе1 и Яю обеих схем подключаются к общему входу сброса Я (рис. 10.11). Соединение схем показано на рис. 10.12. о„, Рис. 10. 12. План схемы 8-битового двоичного суммирующего счетчика на рис. 10.11. 10.2. 7.2. Двоичные вычитвющие счетчики Двоичные вычитающие счетчики считают от максимального значения до нуля, затем переключаются обратно на максимальное значение и начинают обратный счет сначала. Представленный на рис. 10.3 3-битовый двоичный суммирующий счетчик может быть легко преобразован в 3-битовый двоичный вычитающий счетчик.
Для этого следует отключить от тактовых Т-входов триггеров выходы Д и подключить Т-входы к выходам Д (рис. 10.13). Временные диаграммы для 3-битового вычитающего счетчика приведены на рис. 10.14. Если счетчик строится на триперах, переключающихся с передним фронтом (переход с 0 на 1), то для управления следующим триггером следует использовать Д-выходы. На рис. 10.15 показана схема 4-битового двоичного вычитзющего счетчика, который построен на таких триггерах, и соответствующие временные диаграммы. тк.т. А к туф П2' о. Суммирующий счетчик и о„ Вичитеющий ечетчик Рис.
10.13. Преобразование 3-битового двоичного суммирующего счетчика в 3-битовый двоичный вычитающий счетчик. ! ! ! Рае. 10.14. Временные диаграммы 3-битового двоичного вычитиоще- го счетчика на рис. 10.13. а„ ! Задание Построить на УК-МАЯТЕК-Я.АткЕ-триггерах микросхемы Р1 1 131-7476 б-битовый двоичный вычитающий счетчик. Нарисовать схему этого счетчика и его условное обозначение согласно 131Х 40700, ч. 14. Каждый ХХ-МАЯТЕК-Я.АУЕ-триггер схемы Р1.Х 131-7474 соединен по схеме Т-триггера, то есть переключается (меняет состояние выходов на инверсные) на каждом такте. На входах Хи Х действует единичное состояние. Передача сигнала на выход происходит с обратным фронтом сигнала, как в Т-тригтере, Т-вход которого обозначен кружком инверсии (рис.
10.1б). Как следует соединять триггеры друг с другом? Какой выходной сигнал должен использоваться для управления следующим триггером? Чтобы получить двоичный суммирующий счетчик, нужно было бы соединить Д-выходной сигнал с тактовым входом следующего триггера. Так как требуется получить вычитающий счетчик, для управления следует использовать инверсные О-выходные сигналы. Схема представлена на рис. 10.17. (272 Г !О. Ю д ! ! ! ! ! ! ! ! [2Д Пасла ! лап!еьлл ! ! ! ! Рис. 10.15, 4-битовый двоичный вычитаюший счетчюс и его временнаа диаграмма. о г Рис. 10.10. УК-Мамег-Яате-триггер, который меняет свое состояние на инверс- О нос на каждом такте как Т триггер Ол Ол Рис.
10.17. 6-битовый двоичный вычитающий счетчик. !! ! ! !! !! ! ! ! ! ! ! ! ! ! ! ! ! ! 30.2. гг Ю г~ф Рис. 18.18. Условное обозначение б-битового двоичного вычитаюнгего счетчика на рис. 10.17, 64 счетных разряда. Условное обозначение б-битового двоичного вычитающего счетчика согласно ТИХ 40700, часть 14 показано на рис. 10.18. К управляющему блоку подключены 6 управляемых функциональных блоков. Двоичные вычитающие счетчики практически не производятся в виде микросхем. Этому есть объяснение.
Дело в том, что вычитающий счетчик легко можно собрать из суммирующего. Можно инвертировать сипгалы всех выходов или использовать инверсные выходы трип.еров. В интегральных микросхемах инверсные выходы часто не выведены. Однако инвертирование ..рямых выходов не представляет никаких трудностей. 70.2. 7.3. Реверсивные двоичные счетчики Направление счета двоичного счетчика зависит от сигналов, управляюпщх триггерами.
Можно управлять прямыми выходами Д или инверсными Д. Направление счета зависит и от типа используемых триггеров, в частности от того, переключаются эти триггеры с прямым или обратным фронтом управляющего сигнала. Если счетчик построен на Т-триггерах, срабатывающих по обратному фронту, то управление Д-сигналами образует суммирующий счетчик (см. подразд. 10.2.1.1). Управление Д-сигналами образует вычитающий счетчик (см. подразд. 10.2.1.2).
Зная это, легко построить реверсивный счетчик. В двоичном счетчике направление счета меняется переключением сигналов управления О и О. На рис. 10.19 показана структура 4-битового реверсивного двоичного счетчика. Переключение происходит при помощи ключа.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
