Boit_K__Cifrovaya_yelektronika_BookZZ_or g (773598), страница 45
Текст из файла (страница 45)
Задержка сигнала определяется быстродействием триггеров. Для триггеров ТТЛ-семейства время распространения сигнала составляет от 30 нс до 50 нс. На это время запаздывают сигналы на выходе триггеров относительно друг друга. Запаздывание увеличивается от триггера к трытеру. Для 12-битового асинхронного счетчика выход последнего триггера запаздывает по отношению к входу первого триггера примерно на 600 нс.
На высоких частотах это приводит к ошибкам. Если счетчик должен работать с высокой частотой, то запаздывание сигнала от триггера к триггеру недопустимо. Этого можно достигнуть только в том случае, если все триггеры, которые должны переключиться, сделают это одновременно, то есть будут управляться совместным сигналом синхронизации. Счетчики, работающие по этому принципу, называются синхронными счетчиками. (286 Г ХО. о д В синхронных счетчиках триггеры переключаются одновременно общим сигналом синхронизации, Информация о том, должен триггер переключаться или нет, должна подаваться на триперы до сигнала синхронизации. Поэтому кроме тактирующего входа необходимы дополнительные входы. Следовательно, синхронные счетчики не могут строиться на базе Т-триггеров. Синхронные счетчики чаще всего строятся на базе уй-триггеров. Особенно надежны ХК-МАЯТЕК-Я.АУЕ-триггеры (см.
разд. 7.5.7). ЯЮ-тригтеры также могут использоваться. Однако схема с ними получается более сложная. 10.3.2. Синхронные двоичные счетчики Синхронные двоичные счетчики считают в двоичной системе счисления. Они бывают суммирующими, вычитающими и реверсивными. 10.3.2. 1 Двоичные суммирующие счетчики Схему синхронного двоичного суммирующего счетчика можно рассчитать (разд.
10.3.3). Ее также можно синтезировать путем логического рассуждения. На рис. 10.42 изображены 4 ХК-триггера. Все они объединены общим тактом синхронизации. Х и К-входы должны быль соединены таким образом, чтобы счетчик считал на увеличение в двоичной системе счисления. Как выглядит это соединение? Для ответа на этот вопрос рассмотрим временные диаграммы двоичного суммирующего счетчика на рис. 10.43. Триггер А должен переключаться с каждым обратным фронтом синхроимпульса. На входы ~„и Х„ следует подать 1-сигналы. Триггер 8 может переключаться тактом только в том случае, если триггер А установлен, то есть Д, = 1.
Выход Д, должен соединяться с гв и К, (серым на рис. 10.42). Н о, Рве. 10.4в. Структура 4-битового двоичного синхронного суммирующего счетчика. !О!. е ! 217) 2 9 Я 6 6 7 6 9 1 11 12 1 1 16 1б 17 ! ! 1 ! О, ! ! ! ! ! ! 1 ! ! ! ! Рис. 10.43. Временная диаграмма 4-битового двоичного суммирующего счетчика. При каких условиях переключается триггер С? Из рис. 10.43 следует, что триггер может переключаться только тогда, когда установлены триггер А и триггер В, то есть Ц, =1 и Да =1.
Выходы Д„=1 и Да =1 подаются на элемент И и соединяются с г и К (серым на рис. 10.42). Условия, при которых переключается триггер Р, можно также узнать из временной диаграммы на рис. 10.43. Триггер Р может переключаться только тогда, когда Д, = 1, Да = 1 и Д = 1. Выходы Д„, Д и Д обьединяются элементом И. Выход И-элемента связывается с га и К„(серым на рис. 10.42).
Можно было бы использовать объединение Д, и Да первым И-элементом, тогда получилось бы объединение Д, д Да д Д одним элементом И с двумя входами. Если необходим синхронный двоичный суммирующий счетчик с числом битов более 4, то его можно построить по принципу, изображенному на рис. 10.42. Для гК-триггеров действуют следующие правила: В синхронном двоичном суммирующем счетчике ~ и К входы каждого триггера нужно соединять друг с другом. В первом триггере на входы подается 1-сигнал.
Каждый следующий триггер получает входной сигнал в аиде результата логического умножения г! О-выходов всех предыдущих триггеров. Задание Синтезировать схему 5-битового синхронного двоичного суммирующего счетчика. Счетчик должен строиться на гК-МАВТЕК-Я).АУЕ-триггерах, которые принимают сигналы с передним фронтом и передают на выходы с обратным. Нарисовать временные диаграммы.
Для синхронных счетчиков способ управления фронтами импульса имеет второстепенное значения. Структура счетчика одинакова, переключаются О, 3!! !!!!!.!!«!!! !!!!!! 3! ! !' ! !! ! ! с Рис. гЕА4. Структура 5-битового двоичного синхронного суммирующего счетчика и его временные диаграммы.
ли триггеры с передним или обратным фронтом импульса. В зависимости от переключающего фронта смещаются только временные диаграммы, так как меняется точка переключения. Если используются гК-триггеры, которые принимают сигналы с передним фронтом и передают на выходы с обратным, то получается такая же временная диаграмма, как и в случае триггеров, которые переключаются с обратным фронтом. Искомая схема и соответствующие временные диаграммы представлены на рис.
10А4. 10.3.2.2. Двоичные вычитеюглие счетчики Двоичный вычитающий счетчик можно построить на базе двоичного суммирующего счетчика (см. рис. 10.26). Вместо Д-выходов для подключения Х- и К-входов используются Д-выходы. В остальном структуры счетчиков одинаковы. На входы Х и К первого триггера подается 1-сигнал. Схема синхронного 4-битового двоичного вычитающего счетчика показана на рис. 10.45.
Рве. 10.45. Структура 4-битового двоичного синхронного вычитыощего счетчика. Рве. 19.46. Сопоставление выходных сигналов при применении 0-выходов и 0-вьыодов. Нет необходимости разрабатывать отдельную схему для синхронного двоичного вычитающего счетчика. Из любого суммирующего счетчика легко можно получить вычитающий. Нужно лишь для вывода результата использовать инверсные Д-выходы. Если Д-выходы, как зто бывает в интегральных микросхемах, недоступны, надо просто инвертировать прямые Д-выходы. Выходные сигналы при применении Д-выходов и Д-выходов в качестве результирующих сопоставлены на рис.
10.4б. Счетчик на рис. 10.45 поможет построить синхронный реверсивный счетчик. 10.3.2.3. Двоичные реверсивные счетчики Синхронные реверсивные двоичные счетчики мо:кно построить как из синхронных двоичных суммирующих счетчиков (см. рис. 10.42), так и из синхронных двоичных вычитающих счетчиков. В первом случае Х- и Х-входы подключаются через Д-выходы, во втором — через инверсные 17-выходы. Для реверса необходимо переключать между Д- и Д-выходами. Возможная схема представлена на рис. 10.47. 1Π— им и=1 о„ Рие. 10.47.
Структура 4-битового двоичного синхронного реверсивного счетчика. 10.3,3. Расчет синхронных счетчиков 10.З.З.1. Методики расчета Для расчета синхронных счетчиков существуют различные методы. Преимущество представленного ниже метода в его наглядности.
Все шаги можно легко объяснить. Расчет синхронного счетчика происходит в 5 шагов: 1. Составление таблицы истинности, из которой следует желаемая функция счетчика. 2. Составление и упрощение уравнений счетчика. 3. Определение характеристических уравнений применяемых триггеров. 4. Определение логических связей сравнением коэффициентов. 5. Составление схемы по найденным логическим связям. Из таблицы истинности должен быть ясен порядок следования выходных сигналов счетчика. У4-битового счетчика выходы Д„, Д„Дс, Д . В момент времени 1„(перед текущим тактом) Д, = О, (2 = О, Ц,= О и Ц„= О.
После текущего такта в момент времени 1„,, часть выходов меняет свое состояние. Какое изменение выходного сигйала желательно? Какой выходной сигнал должен выдавать счетчик? В двоичном суммирующем счетчике теперь должно быть: Д„= 1, Д = О, Д = О и Дв = О. Таблица истинности должна иметь столбцы как для Д„, Ц, Ц, и Д в момент времени 1„, так и столбцы для Д„, Д„„Д, и Дв в момейт времени 1„„. Уравнения для поставленной задачи получаются из нормальной формы ИЛИ для Д„и, н, Д „„,, Дсь, „, Д „,.
Нормальную форму ИЛИ следует упростить с помощью диаграмм Карно. Для каждого триггера получается свое уравнение. Все уравнения вместе воспроизводят в форме алгебры логики содержание таблицы истинности. Характеристическое уравнение описывает принцип действия триггера в форме алгебры логики. Если, например, используются УХ-триеры, то нужно записать характеристическое уравнение для ХК-триггеров (см. разд. 7.7). Характеристические уравнения триггеров и упрощенные уравнения поставленной задачи сравнивают друг с другом. Для 4 триггеров это сравнение проводят четырежды, так как каждое из 4 уравнений постав- 103.
С' р 29~)) ленной задачи должно сравниваться с характеристическим уравнением. В результате сравнения получают логические связи для 4 Х-входов и для 4 К-входов. Имея уравнения логических связей, можно изобразить схему. Синтез схемы после нахождения уравнений связей не представляет никаких трудностей. 10.3.3.2. Пример расчета Поясним методику расчета на примере. Рассчитаем 4-битовый синхронный суммирующий счетчик на базе гК-триггеров. 1. Ш1а: Составление таблицы истинности. Для 4-битового счетчика нужно 4 триггера. Обозначим выходы этих триггеров Д„, Д,„Д„и Д . Для каждого из этих выходов предусмотрен столбец г„и столбец т„, (рис. 10.48).
Начальное значение тактового счетчика в момент времени т„равно 0000, что соответствует десятичному О. После подачи импульса в момент времени т„, г счетчик должен увеличить свое значение на 1. Он должен показывать десятичную 1. Соответствующее двоичное число 0001. Это содержание 1-й строки таблицы истинности на рис.10.48. Рассмотрим 2-ю строку таблицы истинности. В момент времени т„счетчик показывает двоичное число 0001. В момент времени т„, г он должен показать двоичное число после очередного такта. Это двоичное число 0010.
В 3-й строке таблицы истинности в момент времени т„счетчик показывает 0010„т После следующего такта счетчик должен показывать 0011со (в момент времени т„„). Так строка за строкой заполняется таблица истинности, до значения счетчика 1111„т После следующего такта он должен Рис. 10.48.
Таблица истинности 4-битового двоичиого сиихроииого суммирующего счетчика, (292 Глава 10. Счетчики и делители частоты а.ы,е =[( л В л С л Э) ч (А л В л С л Э) ч (А л В л С л Ю) ч О1 Ф ® л В л С л Ю) ч (А л В л С л В) ч (А л В л С л В) ч Ол Ф 00 л В л С л Ю) ч (А л В л С л Х))~ . Ф ® Зта нормальная форма ИЛИ упрощается с помощью диаграммы Карно. Соответствующая диаграмма показана на рис. 10.49.
Получается группа из 8 элементов. Упрощенная форма ИЛИ: ~1ив и ~1лв Зто первое уравнение счетчика. Далее нужно образовать нормальную форму ИЛИ Дт„о Она также состоит из 8 полных конъюйкцоий и может быть занесена в ~ар~а„, карту Карно (рис. 10.50). Переменные Дл, О, Д,ь, Д, записываются как Д„, Дт Д Д . Уйрощенная запись не вносит путаницы. записывается уравнение: ч(А ч(А Рас. 10.49. Карта Карно ной формы ИЛИ Д „,„ Из карты Карно Зто второе уравнение счетчика. о, о„о,. о, о, о, о„ * о, о„ о„ Рнс. 10.50. Карта Карно нормальной фор- мы ИЛИ Д, „. Индексы прн и дла про- стоты убранй. Рнс.
10.51. Карта Карно нормальной фор- мыИЛИД „,„. показать 0000гй и начать счет сначала. Итак, таблица истинности заполнена. Она однозначно описывает желаемую функцию счетчика. г.ш . Составление и упрощение уравнений счетчика. Прежде всего, нужно составить нормальную форму ИЛИ Д „„, (подробнее см. гл. 5). Нормальная форма ИЛИ состоит из 8 полных конъюнкций: ХО.З.
С р 293) Уравнение поставленной задачи для Дц„„, находится аналогичным способом. Нормальная форма ИЛИ также состойт из 8 полных конъюнкций и может быть занесена в карту Карно (рис. 10.51). Уравнение проекта: Ф<., ~ =(й лйалйс) '((салйс)' ((селй ).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
