Прокис Дж. Цифровая связь (2000) (1151856), страница 84

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 84)

8.1.9. Перемежение кодовых символов в каналах с пакетами ошибок Большинство хорошо известных кодов, которые были разработаны для увеличения надежности при передачи информации, являются эффективными, когда ошибки, вызванные каналом, статистически независимы. Это случай канала с АБГШ. Однако, имеются каналы, в которых появляются пакеты ошибок. Один пример — это класс каналов, 400 характеризуемых многопутевостью и замираниями, которые в подробностях описаны в главе 14. Замирания сигнала, обусловленные меняющимся во времени многопутевым распространением волн, часто вызывают снижение уровня сигнала ниже уровня шума, что приводит к большому числу ошибок.

Второй пример — это класс каналов магнитной записи (ленточной или дисковой), в которых дефекты в записывающей среде приводят к пачкам ошибок. Такие группы ошибок обычно не исправляются кодами, оптимально рассчитанными для статистически независимых ошибок. Значительные работы были выполнены по синтезу кодов, которые способны исправить пакеты ошибок. Вероятно, наиболее известными кодами, исправляющими пакеты ошибок, является подкласс циклических кодов, называемых кодами Файра, в честь П.Файра (1959), который их открыл.

Другой класс циклических кодов для исправления пакетов ошибок был позднее открыт Буртоном (1969). Пакет ошибок длины Ь определяется как последовательность из Ь символов (бит) ошибок, первым и последним из которых является «1». Способность кода исправить пачки оисибок определяется длиной наиболее короткой пачки ошибок, которую он не может исправить. Относительно просто можно показать„что систематический (л, л) код, который имеет и — 1г проверочных символов, может корректировать пачки ошибок длиной ь(й( -й)!. Эффективный метод работы в каналах с пачками ошибок заключается в перемежении кодовых посылок таким путем, что канал с пачками ошибок трансформируется в канал, имеющий независимые ошибки. Затем используется код, рассчитанный на независимые ошибки в канале (короткие пакеты).

Блок-схема системы связи, которая использует перемежение символов, показана на рис. 8.1.20. Рнс. 8.1.20. Блок-схема системы связи, нспользующей перемеженне в канале с группнрованием ошибок Кодированные данные перегруппируются перемежителем и передаются по каналу. На приеме, после (жестких или мягких решений) демодулятора деперемежитель восстанавливает символы в нужной последовательности и направляет их к декодеру.

Как результат перемежения-деперемежения, пачки ошибок рассеиваются во времени так, что ошибки внутри кодовых слов становятся независимыми. Перемежитель может принять одну из двух форм: блоковая структура или сверточная структура. Блоковый перемежиглель формирует кодированные данные в прямоугольный 401 > массив из гп строк и п столбцов. Обычно, каждая строка массива состоит из кодового слова длин и. Перемежитель степени пг состоит из т столбцов (т кодовых слов), как показано на рис. 8.1.21. Счнтывянно выходных онт в модулятор Я о оо м Я ! о' ров Рис. 8.!.21.

Псрсмежитспь кодированных бит в В-битовых блоках. = Кй. Более того. в ' Чаще вссго прн х=1 кодовым ограничением называют число К-1 (прп) г Во вгногих случаях кодовое ограничение кода задается скорее в битах, чсм Следоватеяьно, регистр сдвига можно назвать Ь-ячеечным регистром сдвига, где Е, общем случае Л может и не быть кратным К. 4О2 Биты считываются по столбцам и передаются по каналу. В приемнике деперемежитель располагает данные в тот же прямоугольный формат, но теперь они считываются по строкам, одно кодовое слово за раз. Результат такой перегруппировки данных при передаче по каналу сводится к тому, что пачка ошибок длины / = тЬ разбивается на т пачек длиной Ь каждая.

Таким образом, код (и, Ь), который может справляться с пачкой ошибок ллины Ь<'(зг.(п — к)1 можно соединить с пеР межителем степени т длЯ того, чтобы образовывать блоковый код (ртп„тИ)), который может справляться с пачками ошибок длиной l = тЬ Сверточный перемезтситель можно использовать вместо блокового перемежителя таким же путем. Сверточные перемежители лучше согласованы к использованию совместно со сверточными кодами, которые описываются в следующем разделе. Структура сверточного перемежителя была описана Рамсеем (1970) и Форин (1971).

8.2. СВЕРТОЧНЫЕ КОДЫ Сверточный код создается прохождением передаваемой информационной последовательности через линейный сдвиговый регистр с конечным числом состояний В общем, регистр сдвига состоит из К (А-битовых) ячеек и линейного преобразователя, состоящего из и функциональных генераторов н выполняющего алгебраические функции, как показано на рис.

8.2.1. Входные данные к кодеру, которые считаются двоичными, продвигаются вдоль регистра сдвига по А бит за раз. Число выходных битов для каждой Ь-битовой входной последовательности равно п. Следовательно, кодовая скорость, определенная как гг', = к/и, согласуется с определением скорости блокового кода. Параметр К называется кодовым ограничением сверточного кода . 1 г ЛЗе ячеек инфо Рис, 8.2.1.

Свврточный кодер Один метод для описания сверточного кода сводится к заданию его порождающей матрицы, так же, как мы это делали для блоковых кодов. В общем, порождающая матрица для сверточного кода полубесконечная, поскольку входная последовательность полубесконечная. Можно использовать эквивалентное представление кода, в котором мы определяем набор из и векторов, один вектор для каждого из и сумматоров по тоа'2. Каждый вектор имеет Кя измерений и содержит в себе информацию о соединениях кодера с сумматорами по лют 2.

«1» в ~'-ой позиции вектора указывает на то, что соответствующая ячейка регистра сдвига подсоединена к сумматору по т<Ы 2, а 0 в данной позиции указывает на то, что такого соединения нет. Для конкретности рассмотрим двоичный сверточный кодер с кодовым ограничением К = 3, Ф = 1 и л = 3, показанный на рис. 8.2.2. Рнс. 8.2.2. Свврточный кодер с К=З, ~1, »=3 Считается, что, первоначально все ячейки регистра сдвига находятся в нулевом состоянии.

Допустим, что первый входной бит «1». Он без задержки появляется на выходе первой (левой) ячейки регистра и, соответственно, на всех трех входах выходного ключа (мультиплексора). Ключ поочередно выдает содержимое входов, и выходная последовательность из 3 бит 111. Допустим„что второй входной бит «0». Он записывается в первую ячейку регистра, проталкивает предыдущий бит («1») во вторую ячейку — и на входах мультиплексора (сверху вниз) появляются О, 0 и 1. Тогда вторая выходная последовательность 001, Если третий входной бит 1, выходная последовательность 100 — и так далее. Таким образом, в ответ на каждый входной бит (1с =1) сверточный кодер 2бе 403 Э откликается тремя битами, По числу функциональных генераторов (и = 3).

Пронумеруем функциональные генераторы и их выходы в соответствии с порядком считывания мультиплексором (1, 2 и 3). Затем, поскольку с первым функциональным генератором соединена только первая ячейка (сумматор по тоЫ2 не нужен) генератор можно отобразить вектором 8, =!1ОО~. Второй функциональный генератор соединен с ячейками 1 и 3. Следовательно, 8, =[10!1.

Наконец 8, =!111~. Генераторы (порождающие полиномы) для этого кода обычно дают в восьмеричной форме как 8=(4, 5, 7). Мы заключаем, что, когда А = 1, требуются л генераторов, каждый размерностью К, чтобы описать кодер. В общем случае при и > 1 и кодовом ограничении К эти а генераторов отображаются К/с-мерными векторами, как оговорено выше. Следующий пример иллюстрирует случай, когда я = 2 и и = 3.

Пример 8.2.1, Рассмотрим сверточный кодер со скоростью кода 2/3, показанный на рис. 8.2.3. В этом кодере каждый раз два бита поступают на вход регистров сдвига, а на выходе генерируется три бита. Выход Рис. 8,2.3. Сверточиый кодер с К=2, к=2, и=3 Генераторы определяются векторами 8, =1!0!!1, 8о =1110!1, я, = [10!01. В восьмеричной форме 8=(13, 15, 12) Имеются три альтернативных метода, которые часто используются для описания сверточного кода. Это древовидная диаграмма, решетчатая диаграмма и диаграмма состояний. Для примера, древовидная диаграмма для сверточного кодера, показанного на рис. 8.2.2, иллюстрируется на рис. 8.2.4.

Предположим, что кодер находится первоначально в нулевом состоянии (во всех ячейках нули). Диаграмма показывает, что, если первый вход 0 — выходная последовательность 000, а если первый вход 1 — выходная последовательность 111, Теперь, если первый вход 1, а второй 0 — второй набор выходных битов 001. Продвигаясь по дереву видим, что если третий входной бит О, тогда выходной 011, если же третий выходной бит 1, то выход 100. Видим, что частная последовательность обуславливает выбор узла дерева, а правило движения по ветвям дерева такое — надо двигаться к верхней 404 Ф ветви, если следующий битО и к нижней, если следующий бит1. Таким образом, траектория частного пути по дереву определяется входной последовательностью.

' 000 Рис. 8.2.4. Древовидная диаграмма для сверточного кола, имеющего скорость 1/3, К=э Внимательное наблюдение за деревом, показанном на рис. 8.2.4, обнаруживает, что структура повторяет себя после третьего такта. Правый столбец выходных «троею> бит распадается на две одинаковые совокупности по 8 «троек». Это поведение согласуется с тем фактом, что кодовое ограничение К = 3 . Это значит, трехбиговые выходные последовательности на каждом такте определяются входным битом и двумя предыдущими входными битами, т.е. двумя битами, содержащимися в первых двух ячейках регистра сдвига. Бит в последней ячейке регистра сдвига перемещается направо (покидает регистр) н не влияет больше на выход.

Так что мы можем сказать, что трехбитовая последовательность выхода для каждого входного бита определяется входным битом и четырьмя возможными состояниями регистра сдвига, обозначенными а=ОО, 6=01, с=10, <1=11. Если пометить узлы дерева этими же метками, найдем, что на третьем такте имеются два узла с пометкой а, два с пометкой Ь, два с пометкой с и два с пометкой д.

Теперь видим, что все ветви, исходящие из двух узлов с одинаковой меткой (одинаковым состоянием) являются идентичными в том смысле, что они генерируют одинаковые выходные последовательности. Это означает, что два узла, имеющие одинаковую метку, можно слить. Если мы это сделаем в дереве, показанном на рис. 8.2,4, мы получим другую диаграмму, которая более компактна, именно получим реиеглгу. Для примера решетчатая диаграмма для сверточного кодера'рис. 8,2.2 показана на рис. 8.2.5.

Чтобы изучить эту диаграмму, договоримся о том„что сплошные линии означают выходы, генеририруемые входом О, а пунктирные — выходы, генеририруемые входом 1. В примере, который мы рассматриваем, видим, что после начального состояния решетка содержит четыре узла на каждом шаге, соответствующие четырем состояниям регистра сдвига а, Ь, с и Ы. После второго шага каждый узел в решетке имеет два входных пути и два выходных.

Из выходных путей один соответствует входу О, а второй — вхйду 1. 405 ооо ооо ооо ооо ооо Ю1 1О1 Ю1 М Увтвиовививийсв режим Рис. 8.2.5. Решетчатая диаграмма для сверточного кода, имеющего скорость 1/3, К=З Поскольку выход кодера определяется входом и .состоянием кодера, еще более компактной, чем решетка, является диаграмма состояний.

Характеристики

Список файлов книги