Диссертация (1091051), страница 21

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 21)

Пространственное распределение токазонд-образец, полученное методом отображения сопротивления растекания,позволяет локализовать дефектные контакты сток/исток ячеек памяти к областямдиффузии.Анализ результатов измерений методикой КСЕМ позволил определитьлатеральное разрешение методики (не хуже 200 нм) и разрешение по величинедетектируемого заряда (не хужеКл).159ЗАКЛЮЧЕНИЕОсновным результатом диссертации является решение актуальной научнотехническойзадачиразвитияметодикисследованияэлектрофизическихпараметров МДП-структур с субмикронным разрешением для локализации идиагностики дефектов в элементах хранения энергонезависимой памяти.Основныенаучныерезультатыдиссертациизаключаютсявследующем:1.На основании проведенного автором анализа элементной базызапоминающих устройств ИМС, причин возникновения отказов в ячейках памяти,данаоценкавозможностипримененияметодовсканирующейзондовоймикроскопии в диагностике дефектов элементов хранения энергонезависимойпамяти.2.Предложенспособдиагностикиэлементовхраненияэнергонезависимой памяти на предмет подверженности эффектам накопленияизбыточных основных и неосновных носителей заряда на основе анализавысокочастотных вольт-фарадных характеристик и поверхностного потенциала.3.радиусаДана оценка влияния толщины полупроводника в структуре МДП,кривизныиэлектрическихсвойствзондакантилевераначувствительность метода КСЕМ.4.На основе анализа высокочастотных вольт-фарадных характеристик,полученныхметодомКСЕМ,показанавозможностьопределениятипапроводимости, степени легирования, а также установлена зависимость емкостныххарактеристик МДП-структур от захваченного в диэлектрике заряда.Основные практические результаты диссертации и их внедрение:1.Показанавозможностьдиагностикиэффектовнакопленияизбыточных основных и неосновных носителей заряда в дефектных элементаххранения энергонезависимой памяти на основе анализа высокочастотныхвольт-фарадных характеристик с латеральной разрешающей способностью 200нм, разрешением по уровню зарядаКл и анализа значенийповерхностного потенциала в точке интереса с разрешением 16 мВ.1602.На основе анализа сигнала, пропорционального дифференциальнойемкости, показана подверженность элементов хранения энергонезависимойпамяти деградационным процессам на протяжении их жизненного цикла.3.Предложен способ локализации дефектов контактов стока/истокатранзисторов с плавающим затвором к областям диффузии на основе анализараспределениятоказонд-образец,сопротивления растекания.полученногометодомотображения161СПИСОК ИСПОЛЬЗОВАННЫХ СОКРАЩЕНИЙАСМ – атомно-силовая микроскопияВАХ – вольт-амперная характеристикаЗИС – заказная интегральная схемаЗУ – запоминающее устройствоИМС – интегральная микросхемаИС – интегральная схемаКМОП – комплементарная структура метал-оксид-полупроводникКСЕМ – контактная сканирующая емкостная микроскопияМДП – металл-диэлектрик-полупроводникМЗК - метод зонда КельвинаМСМ – магнитно-силовая микроскопияПЗ – плавающий затворПЗУ – постоянное запоминающее устройствоППЗУ – программируемое постоянное запоминающее устройствоСАПР – система автоматизированного проектированияСЕМ - сканирующая емкостная микроскопияСЗМ – сканирующая зондовая микроскопияСРЭМ – сканирующая растровая электронная микроскопияСТМ – сканирующая туннельная микроскопияТАТ – trap‐assisted‐tunnelingФИП – фокусированный ионный пучокЭКБ – элементная компонентная базаЭНП – энергонезависимая памятьЭС – электрическая силаЭСМ – электростатическая силовая микроскопияATW – asymmetrical tunnel windowCHEI – channel hot-electron injectionCT – charge-trapDRAM – dynamic random access memory162EEPROM – electrically erasable programmable read only memoryEG – erase gateEPROM – erasable programmable read only memoryETP – enhanced tunneling through polyoxidesFDSOI – fully depleted silicon on isolationFETMOS – floating-gate electron tunneling MOSFG – floating gateFN – Fowler–NordheimGAA – gate-all-aroundHCM – hopping conduction modelITRS – international technology roadmap for semiconductorsLDD – lightly doped drainMANOS – metal aluminums oxide nitride oxide siliconMLC – multilevel cellMONOS – metal oxide nitride oxide siliconMROM – masked read only memoryOBIC – optical beam induced currentOBIRCH – optical beam induced resistance changeONO – oxide nitride oxidep-BiCS – p-Bit-cost scalablePFM – Poole‐Frenkel mechanismQLC – quadruple level cellSCSG – source-coupled split–gateSHEI – substrate hot - electron InjectionSII – secondary impact ionizationSILC – stress-induced leakage currentSL – source lineSONOS – silicon oxide nitride oxide siliconSRAM – static random access memorySSI – source - side hot - electron injection163SST – silicon storage technologyTANOS – titan aluminums oxide nitride oxide siliconTCAT – terabit cell array transistorTCCT – thin-capacitively-coupled-thyristorTFT BE SONOS – thin-film transistor bandgap engineered SONOSTLC – triple level cellTSMС – Taiwan semiconductor manufacturing companyTSV – through silicon viaVG – vertical gateVSAT – vertical stacked array transistors164СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ:1.

Clarke P. Analysis total IC market / Clarke P. // EE Times. – Vol. 8. – 2014. – P. 21.2. Smit D. Worldwide IC market forecast in 2015 / Smit D. // WSTS, IC Insight. – 2015.– P. 12.3. Rockfild S. IC product categories to exceed total IC market growth in 2015 /Solid StateTechnology // Solid State Technology, insights for electronics manufacturing. – Vol. 6,No. 4. – 2015.

– P. 23.4. McClean B. Major trends shaping the future IC industry / IC Insights // The ConFab. –2014. – P. 34.5. Dromi R. Best of semiconductor market view / SEMI // Semi. – 2015. – P. 35.6. International Technology Roadmap for Semiconductors 2013 Edition // ITRS. – 2013.– P. 11.7. Bohr M., Mistry K. Intel’s Revolutionary Transistor Technology / Intel Corporation //Intel Explore. – 2011. – P. 12.8. Fray M. Samsung Foundry / Samsung Electronics Co.

// Samsung SemiconductorJournal. – Vol. 3. – 2011. – P. 8.9. Oshita J. TSMC explains 16 nm process technology, FinFET introduced / Oshita J. //Nikkei BP Semiconductor Research. – 2013. – P.5.10.Gorss J. GlobalFoundries unveils FinFET transistor technology / Gorss J. //GlobalFoundries company’s 14 nm roadmap.

– 2012. – P. 7.11.Mistry K., et al. Delaying forever: Uniaxial Strained Silicon Transistor in a 90 nmCMOS Technology / Mistry K. et al // Symposium on VLSI Technology Dig. – 2014. –P. 50-51.12.Tyagi S., at al. An advanced low power, high performance, strained channel 65 nmtechnology / Tyagi S., at al. // IEEE International Electron Devices Meeting Tech. Dig.– 2005. – P.

1070-1072.13.Auth C., et al. 45 nm High-k Metal Gate Strain-Enhanced transistors / Auth C., et al. //Symposium on VLSI Technology Dig. – 2008. – P. 128-129.16514.Packan P., et al. High performace 32 nm Logic Technology Featuring 2nd GenerationHigh-k Metal Gate Transistors / Packan P., et al. // IEEE International Electron DevicesMeeting Tech. Dig.

– 2009. – P. 659-662.15.Liang C.W., at al. A 28 nm Poly/SiON CMOS technology for Low Power SoCapplications / Liang C.W. // Symposium on VLSI Technology Dig. – 2011. – P. 210211.16.Wu C.C., at al. High performance 22/20 nm FinFET CMOS Devices with advancedHigh-k Metal Gate Scheme / Wu C.C. // IEEE International Electron Devices MeetingTech. Dig. – 2010. – P. 600-603.17.

Smit A., at al. IC foundry providers / IC Insights // The IC Foundry Almanac. GlobalSemiconductor Alliance. – 2009. – P. 156-162.18.Rieh J. Scaling of SiGe transistors / Rieh J. // Proceedings of the IEEE. – Vol. 93. –Issue 9. – 2005. – P. 1522-1538.19.Auth C. 45 nm High-k Metal Gate strain-enhanced transistors / Auth C. // Symposiumon VLSI Technology Dig.

– 2008. – P. 128-129.20. Mistry K. Scalability revisited: 100nm PD-SOI transistors and implications for 50 nmdevices / Mistry K. // Symposium on VLSI Technology Dig. – 2000. – P. 204-205.21.Grenouillet L., Khare P. Ground plane optimization for 20 nm FDSOI transistors withthin buried oxide / Grenouillet L., Khare P. // IEEE SOI Conference. – 2012.

– P. 1-2.22.McClean R. IC product categories total IC market / McClean R. // WSTS, IC Insight. –2015. – P. 23.23.ФомичёвВ.Новыйстратегическийпланразвитияполупроводниковыхтехнологий (ITRS) / Фомичёв В. // «Время электроники». – 20.02.2012. C. 34.24.Yoon S.W., Koo J.H. 3D TSV processes and its assembly/packaging technology /Yoon S.W., Koo J.H. // IEEE International Conference of 3D System Integration. Sept.– 2009.

– P. 1-5.25. Cojocaru A., Sherban D. Semiconductor electrolyte junction at the n-GaAs (nInP)/Na2SiO3 solution interface / Cojocaru A., Sherban D. // SemiconductorConference of CAS. – Vol. 2. – 2002. – P. 427-430.16626.Rolland P.A. Comparison between InP and other semiconductor, materials for therealization of millimeter wave two terminal devices / Rolland P.A. // InternationalConference Indium Phosphide and Related Materials. – 2002. – P.80-83.27.Neal A.T.

Характеристики

Список файлов диссертации