F40-43a (1041604), страница 6
Текст из файла (страница 6)
Сравнительная характеристика МКприведена в таблице1.1.- Высокопроизводительное микропроцессорное ядро CIP-51 с конвейерной архитектурой, совместимоесо стандартом 8051 (максимальная производительность – 25 MIPS).- Контроллер локальной сети (CAN 2.0B) с 32 объектами сообщений, каждое из которых имеетсобственную маску идентификатора.- Встроенные средства отладки, обеспечивающие внутрисистемную, «неразрушающую» отладку врежиме реального времени.- 12-разрядный (C8051F040/1) или 10-разрядный (C8051F042/3) 8-канальный АЦП (максимальнаяпроизводительность – 100 тыс.
преобр./сек.) с программируемым усилителем и аналоговым мультиплексором.- Высоковольтный дифференциальный усилитель на входе 12-разрядного АЦП (размах напряжение –60В) с программируемым коэффициентом усиления.- 8-разрядный 8-канальный АЦП (максимальная производительность – 500 тыс. преобр./сек.) спрограммируемым усилителем и аналоговым мультиплексором.- Два 12-разрядных ЦАП с программируемым обновлением выходного сигнала.- 64 Кбайта Flash-памяти, программируемой внутрисистемно.- 4352 (4096 + 256) байт встроенного ОЗУ.- Интерфейс внешней памяти данных с доступным адресным пространством 64 Кбайта.- Аппаратно реализованные последовательные интерфейсы I2C/SMBus, SPI и два УАПП.- Пять 16-разрядных таймеров общего назначения.- Программируемый массив счетчиков/таймеров (ПМС) с шестью модулями захвата/сравнения.- Встроенные сторожевой таймер, схема слежения за напряжением питания и датчик температуры.Все МК имеют встроенные схему слежения за напряжением питания, сторожевой таймер, тактовыйгенератор и представляют собой, таким образом, функционально-законченную систему на кристалле.
Всеаналоговые и цифровые периферийные модули могут включаться/отключаться и настраиваться программойпользователя. Имеется возможность внутрисхемного программирования Flash-памяти, что обеспечиваетдолговременное (энергонезависимое) хранение данных, а также позволяет осуществлять обновлениепрограммного обеспечения в готовых изделиях.Встроенный интерфейс JTAG позволяет производить «неразрушающую» (не используются внутренниересурсы) внутрисхемную отладку в режиме реального времени, используя МК, установленные в конечноеизделие.
Средства отладки обеспечивают проверку и модификацию памяти и регистров, расстановку точекостанова и временных меток, пошаговое исполнение программы, а также поддерживают команды запуска иостановки. В процессе отладки с использованием интерфейса JTAG все аналоговые и цифровые периферийныемодули полностью сохраняют свою работоспособность.Каждый МК предназначен для работы в промышленном температурном диапазоне (-45ºС…+85ºС) принапряжении питания 2,7В…3,6В.
На порты ввода/вывода, выводы интерфейса JTAG, а также на вывод /RSTмогут быть поданы входные сигналы напряжением до 5В. МК C8051F040/2 выпускаются в 100-выводныхкорпусах типа TQFP (см. структурную схему на рис.1.1). МК C8051F041/3 выпускаются в 64-выводныхкорпусах типа TQFP (см. структурную схему на рис.1.2).17Ред. 1.3FLASH - памятьОЗУИнтерфейс внешней памятиSMBus/I2C и SPICANUARTТаймеры (16-разр.)Программируемыймассив счетчиковЦифровые портыввода/вывода12-разр.
АЦП(100 тыс. преобр./сек.)10-разр. АЦП(100 тыс. преобр./сек.)Количество каналов 8-разр.АЦП (500 тыс. преобр./сек.)Источник опорногонапряженияДатчик температурыРазрядность ЦАП (бит)Аналоговые компараторыТип корпусаC8051F0402564k4352√√√25√64√8√√1223100TQFPC8051F0412564k4352√√√25√32√8√√122364TQFPC8051F0422564k4352√√√25√64√8√√1223100TQFPC8051F0432564k4352√√√25√32√8√√122364TQFPРед.
1.3Выходы ЦАПMIPS (макс.)C8051F040/1/2/3Таблица 1.1. Сравнительная характеристика микроконтроллеров18C8051F040/1/2/3Рисунок 1.1. Структурная схема C8051F040/042VDDVDDVDDDGNDDGNDDGNDAV+AV+AV+AGNDAGNDAGNDTCKTMSTDITDO/RSTUART0Digital Power8051Analog PowerBoundary ScanJTAGLogicDebug HWMONENXTAL1XTAL2ExternalOscillatorCircuitWDTSystemClockVREFVREFVREFDDAC1(12-Bit)DAC1InternalOscillatorSFR BusCoreCROSSBARSMBusSPI BusPCAMemories64K byteFLASHResetVDDMonitorUART132x136CANRAMTimers0,1,2,3,4Port0,1,2,3&4LatchesTEMPSENSORAMUX256 byteRAMADC500KS/s(8-Bit)ProgGain4K byteRAMP2.7P3.0P3.7AMUX8:1VREF2+++-P2.6P2.7P2.2P2.3P2.4P2.5P4.0Port 4 <from crossbar>External Memory DataBusBus ControlAddress [15:0]8:2Addr [15:8]Addr [7:0]P7 LatchData [7:0]HVAMPHVAINHVREFHVCAPРед. 1.3P4DRVP4.4P4.5/ALEP4.6/RDP4.7/WRP5DRVP5.0/A8P6DRVP6.0/A0P7DRVP7.0/D0Ctrl LatchP5 LatchP6 LatchHVAIN+19P2.0CANRXCP2ADC100ksps(12 or 10Bit)P1.0/AIN2.0CANTXCP1ProgGainP1.7/AIN2.7P3DrvDAC0(12-Bit)AMUXP1DrvCAN2.0BVREF0AIN0.0AIN0.1AIN0.2AIN0.3P0.7P2DrvCP0DAC0P0.0P0DrvData LatchP5.7/A51P6.7/A7P7.7/D7C8051F040/1/2/3Рисунок 1.2.
Структурная схема C8051F041/043VDDVDDVDDDGNDDGNDDGNDAV+AV+AGNDAGNDTCKTMSTDITDO/RSTUART0Digital Power8051Analog PowerBoundary ScanJTAGLogicDebug HWMONENXTAL1XTAL2ExternalOscillatorCircuitWDTSystemClockVREFVREFDAC1DAC1(12-Bit)DAC0DAC0(12-Bit)InternalOscillatorSFR BusCorePCAMemories32x136CANRAMTimers0,1,2,3,4Port0,1,2,3&4LatchesTEMPSENSORAMUXP1.7/AIN2.7ADC500KS/s(8-Bit)4K byteRAMProgGainBus ControlAddress [15:0]+++-P3.0P3.7AMUX8:1Addr [15:8]Addr [7:0]P7 LatchData [7:0]P2.6P2.7P2.2P2.3P2.4P2.5P4DRVCtrl LatchP5 LatchP6 Latch8:2HVAMPP2.7VREFAPort 4 <from crossbar>HVAIN+P2.0CANRX256 byteRAMExternal Memory DataBusP1.0/AIN2.0CANTXCP0ADC100ksps(12 or 10Bit)P1DrvP2DrvCP1ProgGainP0.7P3DrvCP2AMUXP0.0P0DrvCAN2.0BVREFAAIN0.0AIN0.1AIN0.2AIN0.3CROSSBARSMBusSPI Bus64K byteFLASHResetVDDMonitorUART1Data LatchP5DRVP6DRVP7DRVHVAINHVREFHVCAP1.1.
Процессорное ядро CIP-51ТМ1.1.1. Полностью 8051-совместимая архитектураМК семейства C8051F02х используют разработанное фирмой Silicon Labs’ процессорное ядро CIP-51,которое по системе команд полностью совместимо с ядром MCS-51TM. Для разработки программногообеспечения могут использоваться стандартные 803x/805x ассемблеры и компиляторы. Ядро содержит всепериферию, соответствующую стандарту 8052, включая пять 16-разрядных таймеров/счетчиков, дваполнодуплексных УАПП, 256 байт внутреннего ОЗУ, 128 байт адресного пространства регистров специальногоназначения, а также 8/4 8-разрядных порта ввода/вывода.1.1.2.
Улучшенная производительностьCIP-51 использует конвейерную архитектуру, что существенно повышает скорость выполнения команд посравнению со стандартной архитектурой 8051. В МК с архитектурой 8051 все команды, кроме MUL и DIV,исполняются за 12 или 24 системных тактовых цикла при максимальной тактовой частоте 12…24 МГц.
МК сядром CIP-51 исполняют 70% своих команд за один или два системных тактовых цикла, и только четырекоманды требуют более четырех системных тактовых циклов.Ред. 1.320C8051F040/1/2/3Система команд CIP-51 состоит из 109 команд, которые требуют от одного до восьми системных тактовыхцикла:Количество командКоличество системных тактовых циклов26150252/314373/43414/52518При работе на тактовой частоте 25 МГц производительность ядра CIP-51 может достигать 25 MIPS. Нарис.1.3 показана пиковая производительность различных 8-разрядных МК, работающих на максимальновозможных для них частотах.1.1.3.
Дополнительные функцииМК семейства C8051F04х имеют ряд важных особенностей, которые позволяют улучшить общуюпроизводительность и упростить использование МК в конечных приложениях.20 источников прерываний (8051 имеет 7 источников прерываний) позволяют многочисленным аналоговыми цифровым периферийным модулям прерывать работу МК. Система управления прерываниями требуетменьшего вмешательства со стороны программы, что улучшает ее производительность.
Дополнительныеисточники прерываний очень полезны при построении многозадачных систем, работающих в режиме реальноговремени.Имеется семь источников сброса: встроенная схема слежения за напряжением питания, сторожевойтаймер, детектор исчезновения тактирования, компаратор 0, принудительный программный сброс, выводCNVSTR и вывод /RST. Вывод /RST является двунаправленным, т.е. может быть как входом внешнего сигналасброса, так и выходом сигнала сброса, сгенерированного внутри МК схемой слежения за питанием. Любойисточник сброса, за исключением схемы слежения за питанием и входного вывода сброса, могут бытьотключены программно; для включения/отключения схемы слежения за питанием используется выводMONEN.
Сторожевой таймер может быть включен после сброса типа POR (сброс при включении питания) впроцессе инициализации МК.Рисунок 1.3. Максимальная производительность различных микроконтроллеров25MIPS2015105CygnalCIP-51(25МГц)21MicrochipPIC17C75x(33МГц)Ред. 1.3Philips80C51(33МГц)ADuC8128051(16МГц)C8051F040/1/2/3МК имеет внутренний тактовый генератор, который после сброса используется как источник тактовыхимпульсов по умолчанию.
При необходимости можно “на лету” подключить внешний тактовый генератор,который для генерации тактовых импульсов использует кварцевый или керамический резонатор, конденсатор,RC-цепочку или внешний источник импульсов. В приложениях с пониженным энергопотреблением крайнеполезным может быть режим работы МК с медленным (мало потребляющим) внешним кварцевым генераторомс периодическим переключением на быстрый (до 25 МГц) внутренний генератор.Рисунок 1.4. Структурная схема модуля тактирования и сбросаVDDПорт ввода/выводаМатрицаCNVSTRСхема слеженияза питанием(CNVSTRразрешение сброса)Компаратор 0CP0+(CP0разрешение сброса)ДетекторисчезновениятактированияТактовыеимпульсыГенераторPREWDTStrobeENWDTEnableMCDEnableВнутреннийтактовыйгенераторКаналсбросаWDTENXTAL2/RST(монтажное «ИЛИ»)+-CP0-XTAL1Таймаутсброса попитанию+-ВыборгенератораCIP-51процессорноеядроПрограммныйсбросСистемныйсбросБлок обработкипрерываний1.2.
Встроенная памятьCIP-51 имеет стандартную (8051) структуру адресного пространства памяти программ и данных. Всостав памяти входит ОЗУ объемом 256 байт, старшие 128 байт которого имеют двойную конфигурацию. Врежиме косвенной адресации осуществляется доступ к старшим 128 байтам ОЗУ общего назначения, а врежиме прямой адресацииосуществляется доступ к 128 байтам адресного пространства регистровспециального назначения (SFR).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
