F40-43a (1041604), страница 10
Текст из файла (страница 10)
1.3C8051F040/1/2/3Таблица 4.1. Описание выводов (продолжение)ОбозначениевыводаНомер выводаF020F022F021F023ТипAD7/D7/P3.7/IE747P4.0P4.1P4.2P4.3P4.4ALE/P4.5/RD/P4.6/WR/P4.738D I/O9897969594D I/OD I/OD I/OD I/OD I/O93D I/O92D I/O91D I/O88D I/O87D I/O86D I/O85D I/O84D I/O83D I/O82D I/O81D I/O80D I/O79D I/O78D I/O77D I/OA8 /P5.0A9 /P5.1A10 /P5.2A11 /P5.3A12 /P5.4A13 /P5.5A14 /P5.6A15 /P5.7A8m/A0/P6.0A9m/A1/P6.1A10m/A2/P6.2A11m/A3/P6.3ОписаниеБит 7 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 7 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 3.7.Порт 4.0.Порт 4.1.Порт 4.2.Порт 4.3.Порт 4.4.Строб ALE шины адреса интерфейса внешней памяти(мультиплексированный режим).Порт 4.5.Строб /RD шины адреса интерфейса внешней памяти.Порт 4.6.Строб /WR шины адреса интерфейса внешней памяти.Порт 4.7.Бит 8 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.0.Бит 9 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.1.Бит 10 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.2.Бит 11 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.3.Бит 12 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.4.Бит 13 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.5.Бит 14 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.6.Бит 15 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 5.7.Бит 8 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 0 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.0.Бит 9 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 1 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.1.Бит 10 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 2 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.2.Бит 11 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 3 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.3.Ред.
1.336C8051F040/1/2/3Таблица 4.1. Описание выводов (продолжение)ОбозначениевыводаA12m/A4/P6.4Номер выводаF020F022F021F023Тип76D I/O75D I/O74D I/O73D I/O72D I/O71D I/O70D I/O69D I/O68D I/O67D I/O66D I/O65D I/OA13m/A5/P6.5A14m/A6/P6.6A15m/A7/P6.7AD0/D0/P7.0AD1/D1/P7.1AD2/D2/P7.2AD3/D3/P7.3AD4/D4/P7.4AD5/D5/P7.5AD6/D6/P7.6AD7/D7/P7.737ОписаниеБит 12 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 4 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.4.Бит 13 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 5 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.5.Бит 14 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 6 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.6.Бит 15 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 7 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 6.7.Бит 0 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 0 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.0.Бит 1 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 1 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.1.Бит 2 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 2 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.2.Бит 3 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 3 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.3.Бит 4 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 4 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.4.Бит 5 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 5 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.5.Бит 6 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 6 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.6.Бит 7 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 7 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 7.7.Ред.
1.3C8051F040/1/2/3ПРИМЕЧАНИЯРед. 1.338XTAL1XTAL2MONENP1.7/AIN2.7/A15P1.6/AIN2.6/A14P1.5/AIN2.5/A13P1.4/AIN2.4/A12P1.3/AIN2.3/A11P1.2/AIN2.2/A10P1.1/AIN2.1/A9P1.0/AIN2.0/A8VDDDGNDP2.7/A15m/A7P2.6/A14m/A6P2.5/A13m/A5P2.4/A12m/A4P2.3/A11m/A3P2.2/A10m/A2P2.1/A9m/A1P2.0/A8m/A0P3.7/AD7/D7P3.6/AD6/D6P3.5/AD5/D5P3.4/AD4/D426272829303132333435363738394041424344454647484950100999897969594939291908988878685848382818079787776DAC0DAC1P4.0P4.1P4.2P4.3P4.4P4.5/ALEP4.6/RDP4.7/WRVDDDGNDP5.0/A8P5.1/A9P5.2/A10P5.3/A11P5.4/A12P5.5/A13P5.6/A14P5.7/A15P6.0/A8m/A0P6.1/A9m/A1P6.2/A10m/A2P6.3/A11m/A3P6.4/A12m/A4C8051F040/1/2/3Рисунок 4.1. Цоколевка корпуса TQFP-10039TMS175P6.5/A13m/A5TCKTDI237473P6.6/A14m/A6P6.7/A15m/A7TDO/RST457271P7.0/AD0/D0P7.1/AD1/D1CANRXCANTX677069P7.2/AD2/D2P7.3/AD3/D3AV+868P7.4/AD4/D4AGNDAGND9106766P7.5/AD5/D5P7.6/AD6/D6AV+VREF11126564P7.7/AD7/D7VDDAGNDAV+13146362DGNDP0.0VREFDVREF015166160P0.1P0.2VREF21759P0.3AIN0.0AIN0.118195857P0.4P0.5/ALEAIN0.2AIN0.320215655P0.6/RDP0.7/WRHVCAPHVREF22235453P3.0/AD0/D0P3.1/AD1/D1HVAIN+2452P3.2/AD2/D2HVAIN2551P3.3/AD3/D3C8051F040/F042Ред.
1.3C8051F040/1/2/3Рисунок 4.2. Чертеж корпуса TQFP-100DMIN NOM MAX(mm) (mm) (mm)D1A-A1 0.05-1.20-0.15A2 0.95 1.00 1.05bE1E0.17 0.22 0.27D-16.00-D1-14.00-e-0.50-E-16.00-E1-14.00-100PIN 1DESIGNATOR1A2eAbA1Ред. 1.340C8051F040/1/2/341DAC0DAC1/RSTTDOTDITCKTMSVDDDGNDP0.0P0.1P0.2P0.3P0.4P0.5/ALEP0.6/RD64636261605958575655545352515049Рисунок 4.3. Цоколевка корпуса TQFP-64CANRX148P0.7/WRCANTX247P3.0/AD0/D0AV+346P3.1/AD1/D1AGND445P3.2/AD2/D2AGND544P3.3/AD3/D3AV+643P3.4/AD4/D4VREF742P3.5/AD5/D5VREFA841VDDAIN0.0940DGNDAIN0.11039P3.6/AD6/D6AIN0.21138P3.7/AD7/D7AIN0.31237P2.0/A8m/A0HVCAP1336P2.1/A9m/A1HVREF1435P2.2/A10m/A2HVAIN+1534P2.3/A11m/A3HVAIN-1633P2.4/A12m/A42526272829303132DGNDP1.2/AIN2.2/A10P1.1/AIN2.1/A9P1.0/AIN2.0/A8P2.7/A15m/A7P2.6/A14m/A6P2.5/A13m/A522P1.5/AIN2.5/A13P1.3/AIN2.3/A1121P1.6/AIN2.6/A142420P1.7/AIN2.7/A15VDD19MONEN2318XTAL2P1.4/AIN2.4/A1217XTAL1C8051F041/043Ред.
1.3C8051F040/1/2/3Рисунок 4.4. Чертеж корпуса TQFP-64DD1MIN NOM MAX(mm) (mm) (mm)AE1E-1.20A1 0.05-0.15A2 0.95-1.05b-0.17 0.22 0.27D-12.00-D1-10.00-e-0.50-E-12.00-E1-10.00-64PIN 1DESIGNATOR1A2eAbA1Ред. 1.342C8051F040/1/2/35. 12-разрядный АЦП0 (C8051F040/1)Модуль АЦП0 МК C8051F040/1 состоит из 9-канального программируемого аналоговогомультиплексора (AMUX0), программируемого усилителя (PGA0), 12-разрядного АЦП последовательногоприближения с производительностью до 100 тыс. преобразований в секунду, устройства выборки-хранения(УВХ) и программируемого детектора диапазона (см.
рис.5.1). AMUX0, PGA0, режимы преобразования идетектор диапазона настраиваются программным путем при помощи регистров специального назначения (см.рис.5.1). Выбор источника опорного напряжения для АЦП0 описан в разделе 9 (для C8051F040/2) или в разделе10 (для C8051F041/3). Модуль АЦП0 (АЦП0, УВХ и PGA0) включен только тогда, когда бит AD0EN регистрауправления АЦП0 (ADC0CN) установлен в 1.
Сброс этого бита в 0 переводит АЦП0 в режим пониженногоэнергопотребления.Рисунок 5.1. Функциональная схема 12-разрядного АЦП0ADC0GTHADC0GTLADC0LTHADC0LTL24ВыводыаналоговыхвходовX12разрядныйАЦП+-последовательногоприближенияAGNDДАТЧИКAD0ENAD0TMAD0INTAD0BUSYAD0CM1AD0CM0AD0WINTAD0LJSTAMX0SLAD0SC4AD0SC3AD0SC2AD0SC1AD0SC0AMP0GN2AMP0GN1AMP0GN0AMX0CFAMX0AD3AMX0AD2AMX0AD1AMX0AD0PORT3ICHVDAICAIN23ICAIN01ICТЕМПЕРАТУРЫAGND12ADC0CFADC0CNADC0HAV+AD0WINT12ADC0LВыводыпорта 3AD0ENSYSCLKREF9-канальныйаналоговый мультиплексорAV+ВходHVКОМБ.ЛОГИКА00Установка бита AD0BUSYЗапускпреобразования 01Переполнение Таймера 310CNVSTR011Переполнение Таймера 25.1.
Аналоговый мультиплексор и программируемый усилительАналоговый мультиплексор позволяет подавать аналоговые сигналы на АЦП от четырех внешниханалоговых входов (AIN0.0 – AIN0.3), от выводов Порта 3 (настроенных, при необходимости, как аналоговыевходы), от высоковольтного дифференциального усилителя, или от внутреннего встроенного датчикатемпературы (передаточная характеристика датчика температуры показана на рис.5.11). Каждая пара входовAMUX могут быть запрограммированы на работу в одиночном или дифференциальном режимах.
Это позволяетпользователю выбрать наиболее подходящий режим измерения, и даже производить изменение режимов “налету”. При сбросе все каналы AMUX настраиваются как одиночные входы. Для управления AMUXиспользуются три регистра: регистр выбора канала AMX0SL (см. рис.5.4), регистр конфигурации AMX0CF (см.рис.5.3) и регистр выбора вывода Порта 3 AMX0PRT (см.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
