F40-43a (1041604), страница 9
Текст из файла (страница 9)
Работамикроконтроллера в предельном режиме в течение длительного времени не предусмотрена. Длительнаяэксплуатация микроконтроллера в недопустимых условиях может повлиять на его надежность.Примечание: Из-за особых требований, предъявляемых высоковольтным дифференциальным усилителем ксвязанным с его работой портам ввода/вывода, чрезмерное повышение напряжения (т.е. электростатическийразрад) на этих контактах может привести к уменьшению сопротивления этих входов (HVAIN+ и HVAIN-). Поэтой причине следует соблюдать правила защиты от статического электричества, выполнение которыхнеобходимо для предотвращения повреждения электростатическим разрядом чувствительных к электростатикеКМОП-устройств (например, свободные от статики рабочие станции, использование шин заземления, защита отповышенного напряжения в конечных приложениях и т.д.).31Ред.
1.3C8051F040/1/2/33. ОСНОВНЫЕ ЭЛЕКТРИЧЕСКИЕ ПАРАМЕТРЫТаблица 3.1. Основные электрические параметрыТемпература от -40ºС до +85ºС, тактовая частота 25МГц, если не указано иное.ПАРАМЕТРУСЛОВИЯМин.Напряжение источника питания(Примечание 1)2.7аналоговых цепейТок потребления от источникаВсе внутренние ИОН, АЦП,питания аналоговых цепейЦАП, компараторы включены.Ток потребления от источникаВсе внутренние ИОН, АЦП,питания аналоговых цепей приЦАП, компараторы отключены,отключенных аналоговых модуляхгенератор отключен.Разность между напряжениямипитания аналоговых и цифровыхцепей (|VDD – AV+|)Напряжение питания цифровых2.7цепейТок потребления от источникаVDD = 2.7В, Частота = 25 MГцпитания цифровых цепей вVDD = 2.7В, Частота = 1 MГцосновном режиме работыVDD = 2.7В, Частота = 32 кГцТок потребления от источникаVDD = 2.7В, Частота = 25 MГцпитания цифровых цепей сVDD = 2.7В, Частота = 1 MГцостановленным процессорнымVDD = 2.7В, Частота = 32 кГцядром (нет обращений к Flashпамяти)Ток потребления от источникаГенератор остановлен.питания цифровых цепей в режимепониженного энергопотребленияНапряжение сохраненияданных ОЗУРабочая температура-40SYSCLK (системная тактовая(Примечание 2)0частота)Tsysl (длительность низкого уровня18сигнала SYSCLK)Tsysh (длительность высокого18уровня сигнала SYSCLK)Тип.Макс.Ед.
изм.3.03.6В1,7неопр.мА0,2неопр.мА0.5В3.6В3.0100.52050,210мАмАмкАмАмАмкА200мкА1.5В+85°C25МГцнснсПримечание 1: При напряжении питания аналоговых цепей AV+ менее 1В схема слежения за напряжениемпитания не работает.Примечание 2: Отладка невозможна при SYSCLK менее 32 кГц.Ред. 1.332C8051F040/1/2/34. ОПИСАНИЕ КОРПУСОВ И ВЫВОДОВТаблица 4.1. Описание выводовОбозначениевыводаF040F042F041F04324,415725,40,56TCK37,64,9038,63,898, 11,149, 10,132TMSVDDDGNDAV+AGNDТипОбщий вывод питания цифровых цепей.Положительное напряжение питания аналоговых цепей(+2,7В … +3,6В).Общий вывод питания аналоговых цепей.3, 64, 5D In158D InTDI360D InTDO461D OutXTAL12617XTAL22718A Out/RST562D I/OMONEN2819D InVREF127A I/OVREFAVREF0VREF2VREFDAIN0.0AIN0.1AIN0.2AIN0.38161715181920219101112A InA InA InA InA InA InA InA InHVCAP2213A I/OHVREF2314A In241525167610099216463HVAINCANTXCANRXDAC0DAC1ОписаниеПоложительное напряжение питания цифровых цепей(+2,7В … +3,6В).59HVAIN+33Номер выводаA InA InA InD OutD InA OutA OutJTAG: тактовый вход с внутренним подтягивающим резисторомJTAG: вход выбора режима с внутренним подтягивающимрезисторомJTAG: вход данных с внутренним подтягивающим резистором.Данные стробируются по переднему фронту сигнала TCKJTAG: выход данных (трех стабильный) с внутреннимподтягивающим резистором.
Данные выдаются на выход TDO позаднему фронту сигнала TCKВход генератора.Вход внешнего тактового сигнала.Выход генератора. Подключается кварцевый или керамическийрезонаторСброс МК. Выход с открытым стоком внутренней схемы слеженияза напряжением питания.
Устанавливается в низкий логическийуровень, если Vdd < 2,7В и MONEN=1. Внешний источник можетвызвать сброс МК, установив низкий логический уровень на этомвыводе.Включение схемы слежения за напряжением питания. Установканапряжения высокого уровня на этом выводе приведет квключению схемы слежения за напряжением питания, котораявызовет системный сброс, если Vdd станет меньше 2,7В. Установканапряжения низкого уровня на этом выводе приведет котключению схемы слежения за напряжением питания.Выход стабилизированного опорного напряжения (все МК).Вход опорного напряжения ЦАП (только МК C8051F041/3).Вход опорного напряжения АЦП0 и АЦП1Вход опорного напряжения АЦП0Вход опорного напряжения АЦП1Вход опорного напряжения ЦАПВходной канал 0 АЦП0Входной канал 1 АЦП0Входной канал 2 АЦП0Входной канал 3 АЦП0Вход подключения конденсатора высоковольтногодифференциального усилителя.Вход опорного напряжения высоковольтного дифференциальногоусилителя.Неинвертирующий вход высоковольтного дифференциальногоусилителя.Инвертирующий вход высоковольтного дифференциальногоусилителя.Выход передатчика контроллера CANВход приемника контроллера CANВыход ЦАП0Выход ЦАП1Ред.
1.3C8051F040/1/2/3Таблица 4.1. Описание выводов (продолжение)ОбозначениевыводаНомер выводаТипF020F022F021F023P0.0P0.1P0.2P0.3P0.462616059585554535251D I/OD I/OD I/OD I/OD I/OALE/P0.55750D I/O/RD/P0.65649D I/O/WR/P0.75548D I/OAIN2.0/A8/P1.03629A InD I/OAIN2.1/A9/P1.13528A InD I/OAIN2.2/A10/P1.23427A InD I/OAIN2.3/A11/P1.33326A InD I/OAIN2.4/A12/P1.43223A InD I/OAIN2.5/A13/P1.53122A InD I/OAIN2.6/A14/P1.63021A InD I/OAIN2.7/A15/P1.72920A InD I/OA8m/A0/P2.04637D I/OA9m/A1/P2.14536D I/OA10m/A2/P2.24435D I/OОписаниеПорт 0.0.Порт 0.1.Порт 0.2.Порт 0.3.Порт 0.4.Строб ALE шины адреса интерфейса внешней памяти(мультиплексированный режим).Порт 0.5.Строб /RD шины адреса интерфейса внешней памяти.Порт 0.6.Строб /WR шины адреса интерфейса внешней памяти.Порт 0.7.Входной канал 0 АЦП1.Бит 8 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 1.0.Входной канал 1 АЦП1.Бит 9 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 1.1.Входной канал 2 АЦП1.Бит 10 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 1.2.Входной канал 3 АЦП1.Бит 11 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 1.3.Входной канал 4 АЦП1.Бит 12 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 1.4.Входной канал 5 АЦП1.Бит 13 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 1.5.Входной канал 6 АЦП1.Бит 14 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 1.6.Входной канал 7 АЦП1.Бит 15 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 1.7.Бит 8 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 0 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 2.0.Бит 9 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 1 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 2.1.Бит 10 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 2 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 2.2.Ред.
1.334C8051F040/1/2/3Таблица 4.1. Описание выводов (продолжение)ОбозначениевыводаНомер выводаF020F022F021F023ТипA11m/A3/P2.34334D I/OA12m/A4/P2.44233D I/OA13m/A5/P2.54132D I/OA14m/A6/P2.64031D I/OA15m/A7/P2.73930D I/OAD0/D0/P3.05447D I/OAD1/D1/P3.15346D I/OAD2/D2/P3.25245D I/OAD3/D3/P3.35144D I/OAD4/D4/P3.45043D I/OAD5/D5/P3.54942D I/OAD6/D6/P3.6/IE64839D I/O35ОписаниеБит 11 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 3 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 2.3.Бит 12 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 4 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 2.4.Бит 13 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 5 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 2.5.Бит 14 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 6 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 2.6.Бит 15 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 7 шины адреса интерфейса внешней памяти(немультиплексированный режим).Порт 2.7.Бит 0 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 0 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 3.0.Бит 1 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 1 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 3.1.Бит 2 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 2 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 3.2.Бит 3 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 3 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 3.3.Бит 4 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 4 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 3.4.Бит 5 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 5 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 3.5.Бит 6 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 6 шины данных интерфейса внешней памяти(немультиплексированный режим).Порт 3.6.Ред.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
