F40-43a (1041604), страница 5
Текст из файла (страница 5)
УАПП0…......……………..............……..................................................................................253Рисунок 21.1. Структурная схема УАПП0...………...….........................................................253Таблица 21.1. Режимы работы УАПП0…................................................................................254Рисунок 21.2.
Временные диаграммы УАПП0 в режиме 0...................….............................254Рисунок 21.3. Пример использования УАПП0 в режиме 0......................……......................254Ред. 1.314C8051F040/1/2/3Рисунок 21.4. Временные диаграммы УАПП0 в режиме 1…...........…….............................255Рисунок 21.5. Временные диаграммы УАПП0 в режиме 2 и 3.........................….................256Рисунок 21.6. Пример использования УАПП0 в режимах 1, 2 и 3.....................…...............257Рисунок 21.7. Пример использования УАПП0 в многопроцессорном режиме.........…......258Таблица 21.2.
Тактовые частоты, соответствующие стандартным скоростям обмена.......259Рисунок 21.8. SCON0: Регистр управления УАПП0……................…..........….....................260Рисунок 21.9. SSTA0: Регистр состояния и выбора источника тактирования УАПП0….261Рисунок 21.10. SBUF0: Регистр буфера данных УАПП0………….....….….........................262Рисунок 20.11.
SADDR0: Регистр адреса ведомого УАПП0……..……………...................262Рисунок 20.12. SADEN0: Регистр разрешения адреса ведомого УАПП0……..........….......26222. УАПП1…......……………..............……..................................................................................263Рисунок 22.1. Структурная схема УАПП1...………...….........................................................263Рисунок 22.2. Логика генератора скорости передачи данных УАПП1...………..................264Рисунок 22.3.
Примеры использования УАПП1...……………………………….................265Рисунок 22.4. Временные диаграммы 8-разр. УАПП………............................….................265Рисунок 22.5. Временные диаграммы 9-разр. УАПП………............................….................266Рисунок 22.6. Пример использования УАПП1 в многопроцессорном режиме.........…......267Рисунок 22.7.
SCON1: Регистр управления УАПП1……................…..........….....................268Рисунок 22.8. SBUF1: Регистр буфера данных УАПП1………….....…...….........................269Таблица 22.1. Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внутреннего генератора…..……….270Таблица 22.2. Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внешнего генератора…..………….270Таблица 22.3. Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внешнего генератора…..………….271Таблица 22.4. Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внешнего генератора…..………….271Таблица 22.5. Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внешнего генератора…..………….272Таблица 22.6.
Параметры настройки таймера для стандартных скоростей передачиданных при тактировании системы от внешнего генератора…..………….27223. ТАЙМЕРЫ.................................................………......................……....................................273Рисунок 23.1. Структурная схема таймера 0 в режиме 0.................…...................................274Рисунок 23.2. Структурная схема таймера 0 в режиме 2…............…....................................275Рисунок 23.3.
Структурная схема таймера 0 в режиме 3.............….......................................276Рисунок 23.4. TCON: Регистр управления таймерами 0 и 1..................................................277Рисунок 23.5. TMOD: Регистр режима таймеров 0 и 1….…..................................................278Рисунок 23.6. CKCON: Регистр управления тактированием таймеров 0 и 1………....…...279Рисунок 23.7. TL0: Младший байт таймера 0...............................….......................................280Рисунок 23.8. TL1: Младший байт таймера 1…............…................…..................................280Рисунок 23.9. TH0: Старший байт таймера 0....…............................…..................................280Рисунок 23.10. TH1: Старший байт таймера 1……................................................................280Рисунок 23.11.
Структурная схема Таймера n в режиме захвата…......................................282Рисунок 23.12. Структурная схема Таймера n в режиме автоперезагрузки.........................283Рисунок 23.13. TMRnCN: Регистры управления таймерами................…….........................285Рисунок 23.14. TMRnCF: Регистры конфигурации таймеров............……............................286Рисунок 23.15. RCAPnL: Младший байт регистра захвата таймера n..................................287Рисунок 23.16. RCAPnH: Старший байт регистра захвата таймера n...................................287Рисунок 23.17.
TMRnL: Младший байт таймера n..............…………....................................28715Ред. 1.3C8051F040/1/2/3Рисунок 23.18. TMRnH: Старший байт таймера n...................….....…..................................28824. ПРОГРАММИРУЕМЫЙ МАССИВ СЧЕТЧИКОВ.............................….......................289Рисунок 24.1. Структурная схема ПМС……….................................................…..................289Рисунок 24.2. Структурная схема таймера/счетчика ПМС.........................................….......290Таблица 24.1. Выбор тактового сигнала для ПМС.................................................................290Рисунок 24.3.
Схема формирования прерывания от ПМС...................…............…..………291Таблица 24.2. Настройка модулей захват/сравнение в регистре PCA0CPM……………..291Рисунок 24.4 Структурная схема ПМС в режиме захвата....................……..........…………292Рисунок 24.5. Структурная схема ПМС в режиме программного таймера..............….…293Рисунок 24.6. Структурная схема ПМС в режиме высокоскоростного выхода…..…......294Рисунок 24.7.
Структурная схема ПМС в режиме выхода заданной частоты…..…..……295Рисунок 24.8. Структурная схема ПМС в 8-разр. режиме ШИМ........................…....……296Рисунок 24.9. Структурная схема ПМС в 16-разр. режиме ШИМ....................................…297Рисунок 24.10. PCA0CN: Регистр управления ПМС........................…………......................298Рисунок 24.11.
PCA0MD: Регистр режима ПМС…….........…..….........................................299Рисунок 24.12. PCA0CPMn: Регистры управления модулями захват/сравнение.................300Рисунок 24.13. PCA0L: Младший байт таймера/счетчика ПМС...........................................301Рисунок 24.14. PCA0H: Старший байт таймера/счетчика ПМС............................................301Рисунок 24.15. PCA0CPLn: Младший байт модуля захвата ПМС........................................302Рисунок 24.16.
PCA0CPHn: Старший байт модуля захвата ПМС.....……............................30225. ИНТЕРФЕЙС JTAG (IEEE 1149.1) ....................................................…........…................303Рисунок 25.1. IR: Регистр команд интерфейса JTAG ..........................…..............................303Таблица 25.1. Описание бит регистра данных интерфейса граничного сканирования.......304Рисунок 25.2. DEVICEID: Регистр JTAG идентификатора устройства…............................305Рисунок 25.3.
FLASHCON: Регистр управления режимами чтения/записиFlash-памяти интерфейса JTAG........………...…….................307Рисунок 25.4. FLASHDAT: Регистр данных Flash-памяти интерфейса JTAG.....................308Рисунок 25.5. FLASHADR: Регистр адреса Flash-памяти интерфейса JTAG ........….........308Ред. 1.316C8051F040/1/2/31. КРАТКИЙ ОБЗОРМикроконтроллеры (МК) C8051F04х представляют собой полностью интегрированные на одномкристалле системы для обработки смешанных (аналого-цифровых) сигналов, которые имеют 64 (C8051F040/2)или 32 (C8051F041/3) цифровых входа/выхода, а также встроенный контроллер локальной сети CAN 2.0B.Отличительные особенности данного семейства МК перечислены ниже.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
