F40-43a (1041604), страница 3
Текст из файла (страница 3)
10-разрядный АЦП0 (C8051F042/3)…………………………………….……………………65Рисунок 6.1. Функциональная схема 10-разрядного АЦП0........................................……….65Рисунок 6.2. Аналоговые входы………………………………………………………………..66Рисунок 6.3. AMX0CF: Регистр конфигурации мультиплексора AMUX0………………….67Рисунок 6.4. AMX0SL: Регистр выбора канала мультиплексора AMUX0.......……...……...67Рисунок 6.5. Таблица выбора входов AMUX (биты AMX0AD.3-0 и AMX0CF.3-0)……….68Рисунок 6.6.
AMX0PRT: Регистр выбора выводов Порта 3…………………………….……69Рисунок 6.7. Функциональная схема высоковольтного дифференциального усилителя….70Рисунок 6.8. HVA0CN: Регистр управления высоковольтногодифференциального усилителя………………………………………………....71Рисунок 6.9. Временные диаграммы процесса преобразования 10-разр. АЦП.............……73Рисунок 6.10. Эквивалентные схемы входов АЦП0………………………………………….74Рисунок 6.11. Передаточная характеристика датчика температуры........….......……………75Рисунок 6.12. ADC0CF: Регистр конфигурации АЦП0………………....................................76Рисунок 6.13. ADC0CN: Регистр управления АЦП0……………….............................……...77Рисунок 6.14.
ADC0H: Регистр старшего байта слова данных АЦП0…...………….………78Рисунок 6.15. ADC0L: Регистр младшего байта слова данных АЦП0……………….……..78Рисунок 6.16. Пример слова данных АЦП0………………..……………..…………………...79Рисунок 6.17. ADC0GTH: Регистр старшего байта нижней границы диапазона…………...80Рисунок 6.18. ADC0GTL: Регистр младшего байта нижней границы диапазона………......80Рисунок 6.19. ADC0LTH: Регистр старшего байта верхней границы диапазона…………..80Рисунок 6.20. ADC0LTL: Регистр младшего байта верхней границы диапазона……........80Рисунок 6.21. Пример использования детектора диапазона 10-разрядногоАЦП0 (данные выровнены вправо, вход одиночный)....……..………............81Рисунок 6.22.
Пример использования детектора диапазона 10-разрядногоАЦП0 (данные выровнены вправо, вход дифференциальный)……..……….82Рисунок 6.23. Пример использования детектора диапазона 10-разрядногоАЦП0 (данные выровнены влево, вход одиночный)…..……..………............83Рисунок 6.24.
Пример использования детектора диапазона 10-разрядногоАЦП0 (данные выровнены влево, вход дифференциальный)……..……….84Таблица 6.1. Электрические характеристики 10-разрядного АЦП0…………………….......85Таблица 6.2. Электрические характеристики высоковольтногодифференциального усилителя…………………………………………...…….867.
8-разрядный АЦП2 ………………...…………………………………….……………………87Рисунок 7.1. Функциональная схема АЦП2…..........................................……………………87Рисунок 7.2. Временные диаграммы процесса преобразования АЦП2..........................……89Ред. 1.310C8051F040/1/2/3Рисунок 7.3. Эквивалентные схемы входов АЦП2…………………………………………..90Рисунок 7.4. AMX2CF: Регистр конфигурации мультиплексора AMUX2……………….....91Рисунок 7.5. AMX2SL: Регистр выбора канала мультиплексора AMUX2.....…….………...92Рисунок 7.6. ADC2CF: Регистр конфигурации АЦП2……………………..............................93Рисунок 7.7. ADC2CN: Регистр управления АЦП2…………………….....................……….94Рисунок 7.8.
ADC2: Регистр слова данных АЦП2…………………………..…….………….95Рисунок 7.9. Пример слова данных АЦП2……….……………….…………..……………….95Рисунок 7.10. ADC2GT: Регистр нижней границы диапазона АЦП2…………..…………...96Рисунок 7.11. ADC2LT: Регистр верхней границы диапазона АЦП2…………...………......96Рисунок 7.12. Пример использования детектора диапазона 8-разрядногоАЦП2 (вход одиночный)....………………………………...…..………............97Рисунок 7.13. Пример использования детектора диапазона 8-разрядногоАЦП2 (вход дифференциальный)………………………………….....……….98Таблица 7.1.
Электрические характеристики АЦП2………………………………………….998. 12-разрядный ЦАП …………………………………………….........……………................101Рисунок 8.1. Функциональная схема ЦАП...........................................................…………...101Рисунок 8.2.
DAC0H: Регистр старшего байта ЦАП0.........................................…………...103Рисунок 8.3. DAC0L: Регистр младшего байта ЦАП0............................................…............103Рисунок 8.4. DAC0CN: Регистр управления ЦАП0...........................................…………….104Рисунок 8.5.
DAC1H: Регистр старшего байта ЦАП1............................................................105Рисунок 8.6. DAC1L: Регистр младшего байта ЦАП1............................................................105Рисунок 8.7. DAC1CN: Регистр управления ЦАП1...........................................................….106Таблица 8.1. Электрические характеристики ЦАП....................................................……….1079. ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ (C8051F040/2)........................……………109Рисунок 9.1.
Функциональная схема источника опорного напряжения....……….………..109Рисунок 9.2. REF0CN: Регистр управления источника опорного напряжения...……..…..110Таблица 9.1. Электрические характеристики источника опорного напряжения.………....11010. ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ (C8051F041/3)........................…………111Рисунок 10.1. Функциональная схема источника опорного напряжения....………….……111Рисунок 10.2. REF0CN: Регистр управления источника опорного напряжения...………..112Таблица 10.1. Электрические характеристики источника опорного напряжения.………..11211.
КОМПАРАТОРЫ........................................................................................…………...........113Рисунок 11.1. Функциональная схема компаратора..........................................……….........113Рисунок 11.2. Гистерезис компаратора................................................................………....…114Рисунок 11.3.
CPTnCN: Регистр управления Компараторов 0, 1 и 2…................................116Рисунок 11.4. CPTnMD: Регистр выбора режима Компаратора......................................…..117Таблица 11.1. Электрические характеристики компаратора..................................................11812. ПРОЦЕССОРНОЕ ЯДРО CIP-51................…………………...……………….................119Рисунок 12.1.
Структурная схема CIP-51.....................…….……......................................….119Таблица 12.1. Система команд CIP-51..................................................………….......…........121Рисунок 12.2. Карта распределения памяти......................................………………..............125Рисунок 12.3. Стек страниц SFR…………………………………………………………..….128Рисунок 12.4. Стек страниц SFR при использовании страницы SFR 0x0Fдля обращения к Порту 5…………………………………...……………..….129Рисунок 12.5.
Стек страниц SFR после возникновения прерывания отдетектора диапазона АЦП2…………………………………………………..130Рисунок 12.6. Стек страниц SFR после возникновения прерывания от модуля ПМС во11Ред. 1.3C8051F040/1/2/3время выполнения процедуры обслуживания прерывания от АЦП2……..131Рисунок 12.7. Стек страниц SFR после возврата из процедуры обслуживанияпрерывания от модуля ПМС…………………………………………………132Рисунок 12.8. Стек страниц SFR после возврата из процедуры обслуживанияпрерывания от детектора диапазона АЦП2…………………………………133Рисунок 12.9. Регистр управления страницами SFR: SFRPGCN…………………………..134Рисунок 12.10.
Регистр страницы SFR: SFRPAGE………………………………………….134Рисунок 12.11. Регистр следующей страницы SFR: SFRNEXT……………………………135Рисунок 12.12. Регистр последней страницы SFR: SFRLAST……………………………..135Таблица 12.2. Распределение регистров специального назначения в памяти......................136Таблица 12.3. Регистры специального назначения...........................…..................................137Рисунок 12.13. SP: Указатель стека................................………......………............................142Рисунок 12.14. DPL: Младший байт указателя данных....................……….……...............142Рисунок 12.15. DPH: Старший байт указателя данных.......…………………...…..............142Рисунок 12.16.
PSW: Слово состояния программы......................………..........……………143Рисунок 12.17. ACC: Аккумулятор.........................................................….........……......…144Рисунок 12.18. B: Регистр В...............................................................……..…….....................144Таблица 12.4.
Источники прерываний…………................................…….............................146Рисунок 12.19. IE: Регистр разрешения прерываний........................................……............148Рисунок 12.20. IP: Регистр приоритетов прерываний...........................................…...........149Рисунок 12.21. EIE1: Дополнительный регистр разрешения прерываний 1............….......150Рисунок 12.22.
EIE2: Дополнительный регистр разрешения прерываний 2..............……..151Рисунок 12.23. EIP1: Дополнительный регистр приоритетов прерываний 1........…...........152Рисунок 12.24. EIP2: Дополнительный регистр приоритетов прерываний 2....................153Рисунок 12.25. PCON: Регистр управления электропитанием......…...…..............................15513. ИСТОЧНИКИ СБРОСА.........................................................………...............…...............157Рисунок 13.1.
Структурная схема источников сброса..............……......…………………....157Рисунок 13.2. Временная диаграмма работы схемы слежения за напряжением питания...158Рисунок 13.3. WDTCN: Регистр управления сторожевым таймером......…...…..................160Рисунок 13.4. RSTSRC: Регистр источников сброса..............……………............................161Таблица 13.1. Электрические параметры источников сброса............……..........………......16214.
ГЕНЕРАТОРЫ.................................................……..............................................................163Рисунок 14.1. Структурная схема генератора.....................…..............................................163Рисунок 14.2. OSCICL: Регистр калибровки внутреннего генератора..........………............164Рисунок 14.3. OSCICN: Регистр управления внутренним генератором.......………............164Таблица 14.1. Электрические параметры внутреннего генератора............……...................165Рисунок 14.4. CLKSEL: Регистр выбора тактового генератора……….........………............165Рисунок 14.5. OSCXCN: Регистр управления внешним генератором...............................16615. FLASH ПАМЯТЬ.....................….......................................................………........................169Таблица 15.1.