F40-43a (1041604), страница 2
Текст из файла (страница 2)
Настройка выводов Портов 1, 2 и 3 как аналоговых входов……………….….19517.1.6. Распределение выводов интерфейса внешней памяти…………………………19617.1.7. Пример назначения выводов при помощи матрицы…………………………...19917.2. Порты 4…7 (только C8051F040/2)……………………………………………………..21017.2.1. Настройка портов, не имеющих внешние выводы……………………………..21017.2.2. Настройка выходных драйверов портов………………………………………..21017.2.3. Настройка выводов портов как цифровых входов……………………………..21117.2.4. Слаботоковые подтяжки…………………………………………………………21117.2.5.
Интерфейс внешней памяти……………………………………………………..21118. КОНТРОЛЛЕР ЛОКАЛЬНОЙ СЕТИ (CAN0)…………………………………….……21718.1. Функционирование контроллера CAN………………………………………………....21818.1.1. Тактирование контроллера CAN……………………………………………..….21918.1.2. Пример расчета частоты тактирования контроллера CANдля передачи данных со скоростью 1 Мбит/сек……………………………..…21918.2.
Регистры CAN……………………………………………………………………………22218.2.1. Регистры протокола контроллера CAN……………………………………..….22218.2.2. Регистры объектного интерфейса сообщений………………………………….22218.2.3. Регистры обработчика сообщений………………………………………………2235Ред. 1.3C8051F040/1/2/318.2.4. Регистры специального назначения CIP-51…………………………………….22318.2.5. Использование CAN0ADR, CAN0DATH, CAN0DATLдля доступа к регистрам CAN……………………………………..…………..22318.2.6. Функция автоинкремента CAN0ADR……………………………………..……22319.
МОДУЛЬ SMBus / I2C (SMBUS0)………………………………………………………...22919.1. Техническая документация……………………………………………………………..23019.2. Протокол SMBus…………………………………………………………………………23119.2.1. Арбитраж………………………………………………………………………….23119.2.2. Растягивание тактового сигнала………………………………………………...23119.2.3. Таймаут низкого уровня на линии SCL…………………………………………23219.2.4. Таймаут высокого уровня на линии SCL (шина SMBus свободна)…………..23219.3. Режимы работы модуля SMBus………………………………………………………...23319.3.1. Режим ведущего передатчика……………………………………………………23319.3.2. Режим ведущего приемника……………………………………………………..23319.3.3.
Режим ведомого передатчика……………………………………………………23419.3.4. режим ведомого приемника……………………………………………………..23419.4. Регистры специального назначения модуля SMBus…………………………………..23519.4.1. Регистр управления………………………………………………………………23519.4.2. Регистр установки скорости передачи данных…………………………………23719.4.3. Регистр данных…………………………………………………………………..23819.4.4. Регистр адреса……………………………………………………………………23819.4.5.
Регистр состояния………………………………………………………………..23920. МОДУЛЬ SPI (SPI0)………………………………………………………………………..24320.1. Описание сигналов шины SPI…………………………………………………………..24420.1.1. Выход ведущего, вход ведомого (MOSI)……………………………………….24420.1.2. Вход ведущего, выход ведомого (MISO)……………………………………….24420.1.3. Тактовые импульсы (SCK)……………………………………………………….24420.1.4.
Выбор ведомого (NSS)…………………………………………………………..24420.2. Функционирование SPI0 в режиме ведущего……….……………………………….24520.3. Функционирование SPI0 в режиме ведомого………………………………………….24720.4. Источники прерываний модуля SPI0……………………………………………..……24720.5. Тактирование…………………………………………………………………………….24820.6.
Регистры специального назначения модуля SPI………………………………………24921. УАПП0……………………………………………………………………………………….25321.1. Режимы работы УАПП0………………………………………………………………..25421.1.1. Режим 0: синхронный режим……………………………………………………25421.1.2. Режим 1: 8-разр. УАПП, изменяемая скорость передачи……………………..25521.1.3. Режим 2: 9-разр. УАПП, фиксированная скорость передачи…………………25621.1.4. Режим 3: 9-разр. УАПП, изменяемая скорость передачи…………...…………25721.2. Поддержка связи с несколькими МК…………………………………………………..25721.3.
Установка маскированного адреса…………………………………………………..…25721.4. Широковещательная адресация………………………………………………………...25821.5. Определение ошибок формата и ошибок передачи…………………………………..25822. УАПП1……………………………………………………………………………………….26322.1. Усовершенствованный режим генерации скорости передачи………………………..26422.2. Режимы работы УАПП1………………………………………………………………..26522.2.1. 8-разрядный УАПП………………………………………………………………26522.2.2.
9-разрядный УАПП…………………………………………..…………………..266Ред. 1.36C8051F040/1/2/322.3. Поддержка связи с несколькими МК…………………………………………………..26723. ТАЙМЕРЫ…………………………………………………………………………………..27323.1. Таймер 0 и Таймер 1…………………………………………………………………….27323.1.1. Режим 0: 13-разрядный таймер/счетчик………………………………………..27323.1.2. Режим 1: 16-разрядный таймер/счетчик………………………………………..27423.1.3. Режим 2: 8-разрядный таймер/счетчик с автоперезагрузкой………………….27523.1.4. Режим 3: два 8-разрядных таймера/счетчика (только Таймер 0)……………...27623.2.
Таймер 2, Таймер 3 и Таймер 4…...…………………………………………………….28123.2.1. Работа Таймеров 2, 3 и 4 в режиме обратного отсчета………………………28123.2.2. Режим захвата…………………………………………………...………………..28223.2.3. Режим автоперезагрузки……………..…………………………………………..28323.2.4. Режим инвертирования выхода……..…………………………………………..28424 ПРОГРАММИРУЕМЫЙ МАССИВ СЧЕТЧИКОВ……………………………………28924.1. Таймер/Счетчик модуля ПМС………………………………………………………….29024.2. Модули захват/сравнение………………………………………………………………29124.2.1. Режим захвата по фронту сигнала………………………………………………29224.2.2. Режим программного таймера (сравнения)…………………………………….29324.2.3.
Режим высокоскоростного выхода……………………………….……………..29424.2.4. Режим выхода заданной частоты………………………………………………..29524.2.5. Режим 8-разрядного широтно-импульсного модулятора……………………...29624.2.6. Режим 16-разрядного широтно-импульсного модулятора……………….…...29724.3. Описание регистров модуля ПМС……………………………………………………..29825. ИНТЕРФЕЙС JTAG (IEEE 1149.1)……………………………………………………….30325.1. Граничное сканирование……………………………………………………………….30425.1.1. Команда EXTEST…………………………………………………………………30525.1.1. Команда SAMPLE………..………………………………………………………30525.1.1. Команда BYPASS…..……………………………………………………………30525.1.1. Команда IDCODE…..……………………………………………………………30525.2. Команды программирования Flash-памяти……………………………………………30625.3.
Средства поддержки отладки…………………………………………………………..3097Ред. 1.3C8051F040/1/2/3ПримечанияРед. 1.38C8051F040/1/2/3ПЕРЕЧЕНЬ РИСУНКОВ И ТАБЛИЦ1. КРАТКИЙ ОБЗОР…………………………………………………………………………… 17Таблица 1.1. Сравнительная характеристика микроконтроллеров………………………….18Рисунок 1.1. Структурная схема C8051F040/2………………………..………………………19Рисунок 1.2. Структурная схема C8051F041/3………………………..………………………20Рисунок 1.3. Максимальная производительность различных микроконтроллеров.......…....21Рисунок 1.4. Структурная схема модуля тактирования и сброса…….……………………..22Рисунок 1.5. Карта распределения памяти…………………………………………………….23Рисунок 1.6. Модель отладки…………………………………………………………………..24Рисунок 1.7. Структурная схема цифровой матрицы…….…………………………………..25Рисунок 1.8.
Структурная схема модуля ПМС…………………..……………………………26Рисунок 1.9. Структурная схема контроллера CAN…………………………………….……27Рисунок 1.10. Структурная схема 12-разрядного АЦП………………………………………28Рисунок 1.11. Структурная схема 8-разрядного АЦП…………………………..……………29Рисунок 1.12. Структурная схема компаратор0в и ЦАП…………………………………….302. ПРЕДЕЛЬНО ДОПУСТИМЫЕ ПАРАМЕТРЫ…..........…………...….............................
313. ОСНОВНЫЕ ЭЛЕКТРИЧЕСКИЕ ПАРАМЕТРЫ……………………............................. 32Таблица 3.1. Основные электрические параметры…………………………………………..324. ОПИСАНИЕ КОРПУСОВ И ВЫВОДОВ..................................…………........................... 33Таблица 4.1. Описание выводов….................................……………..................................…33Рисунок 4.1.
Цоколевка корпуса TQFP-100.................................……………..........................38Рисунок 4.2. Чертеж корпуса TQFP-100 ..........................................……………..............…...39Рисунок 4.3. Цоколевка корпуса TQFP-64..............……………...............................................40Рисунок 4.4.
Чертеж корпуса TQFP-64 ......................……………....................................…...415. 12-разрядный АЦП0 (C8051F040/1)…………………………………….……………………43Рисунок 5.1. Функциональная схема 12-разрядного АЦП0........................................……….43Рисунок 5.2. Аналоговые входы………………………………………………………………..44Рисунок 5.3. AMX0CF: Регистр конфигурации мультиплексораAMUX0 (C8051F040/1/2/3)…………………………….………………......…….45Рисунок 5.4. AMX0SL: Регистр выбора канала мультиплексора AMUX0.......……...……...45Рисунок 5.5. Таблица выбора входов AMUX (биты AMX0AD.3-0 и AMX0CF.3-0)……….46Рисунок 5.6. AMX0PRT: Регистр выбора выводов Порта 3…………………………….……47Рисунок 5.7. Функциональная схема высоковольтного дифференциального усилителя….48Рисунок 5.8. HVA0CN: Регистр управления высоковольтногодифференциального усилителя………………………………………………....49Рисунок 5.9.
Временные диаграммы процесса преобразования 12-разр. АЦП.............……51Рисунок 5.10. Эквивалентные схемы входов АЦП0………………………………………….52Рисунок 5.11. Передаточная характеристика датчика температуры........….......……………53Рисунок 5.12. ADC0CF: Регистр конфигурации АЦП0………………....................................54Рисунок 5.13. ADC0CN: Регистр управления АЦП0……………….............................……...55Рисунок 5.14. ADC0H: Регистр старшего байта слова данных АЦП0…...………….………56Рисунок 5.15.
ADC0L: Регистр младшего байта слова данных АЦП0……………….……..56Рисунок 5.16. Пример слова данных АЦП0………………..……………..…………………...57Рисунок 5.17. ADC0GTH: Регистр старшего байта нижней границы диапазона…………...58Рисунок 5.18. ADC0GTL: Регистр младшего байта нижней границы диапазона………......589Ред. 1.3C8051F040/1/2/3Рисунок 5.19. ADC0LTH: Регистр старшего байта верхней границы диапазона…………..58Рисунок 5.20.
ADC0LTL: Регистр младшего байта верхней границы диапазона……........58Рисунок 5.21. Пример использования детектора диапазона 12-разрядногоАЦП0 (данные выровнены вправо, вход одиночный)....……..………............59Рисунок 5.22. Пример использования детектора диапазона 12-разрядногоАЦП0 (данные выровнены вправо, вход дифференциальный)……..……….60Рисунок 5.23. Пример использования детектора диапазона 12-разрядногоАЦП0 (данные выровнены влево, вход одиночный)…..……..………............61Рисунок 5.24. Пример использования детектора диапазона 12-разрядногоАЦП0 (данные выровнены влево, вход дифференциальный)……..……….62Таблица 5.1. Электрические характеристики 12-разрядного АЦП0 (C8051F040/1/2/3).......63Таблица 5.2. Электрические характеристики высоковольтногодифференциального усилителя…………………………………………...…….646.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
