F40-43a (1041604), страница 7
Текст из файла (страница 7)
Адресное пространство SFR содержит до 256 страниц SFR. Таким образом,МК на основе CIP-51 могут использовать множество регистров SFR для управления и настройки различныхпериферийных модулей, имеющихся в данных МК. Младшие 128 байт ОЗУ доступны как для прямой, так и длякосвенной адресации.
Из них первые 32 байта адресуются как четыре банка регистров общего назначения, аследующие 16 байт адресуются побайтно или побитно.МК C8051F040/1/2/3 дополнительно имеют встроенный блок 4-Кбайтного ОЗУ в адресномпространстве внешней памяти данных, а также интерфейс внешней памяти (external memory interface – EMIF)для доступа к внешней памяти данных или к периферийным модулям, отображенным на эту память. Квстроенному 4-Кбайтному блоку памяти можно обращаться во всем диапазоне адресов 64 Кбайтной внешнейпамяти данных (с перекрытием адресов по 4Кбайтным границам).
На адресное пространство внешней памятиданных может быть отображена либо только встроенная память, либо только внешняя память, либо ихкомбинация (адреса до 4Кбайт относятся к встроенной памяти, адреса свыше 4Кбайт относятся к EMIF). EMIFможет работать с мультиплексированными и не мультиплексированными шинами адреса/данных.Ред. 1.322C8051F040/1/2/3Память программ МК состоит из 64 Кбайт Flash-памяти. Эта память может перепрограммироватьсявнутрисистемно секторами по 512 байт, не требуя при этом специального внешнего напряженияпрограммирования. 512 байт с адресами от 0xEE00 до 0xFFFF зарезервированы для нужд производителя.Имеется также дополнительный 128-байтный сектор с адресами от 0x10000 до 0x1007F, который можетиспользоваться в качестве небольшой таблицы программных констант.
На рис.1.5 приведена картараспределения памяти МК.Рисунок 1.5. Карта распределения памятиПАМЯТЬ ПРОГРАММ/ДАННЫХ(FLASH)Свехвоперативная0x10000 память (только данные)0xFFFFЗАРЕЗЕРВИРОВАНО0xFE000xFDFF0x1007FFLASH(возможновнутрисистемноепрограммированиесекторамипо 512 байт)0x0000ПАМЯТЬ ДАННЫХ (ОЗУ)АДРЕСНОЕ ПРОСТРАНСТВОВНУТРЕННЕЙ ПАМЯТИ ДАННЫХ0xFF0x800x7FСтаршие 128 байт ОЗУ(толькокосвенная адресация)Регистры специальногоназначение (толькопрямая адресация)(Прямой и косвенныйрежимы адресации)0x300x2F0x200x1F0x00Битовая адресация01 2Младшие 128 байт ОЗУ(Прямой и косвенныйрежимы адресации)3 FДо 256страницSFRРегистры общегоназначенияАДРЕСНОЕ ПРОСТРАНСТВОВНЕШНЕЙ ПАМЯТИ ДАННЫХ0xFFFFАдресное пространствовнешней (не встроенной)памяти XRAM0x10000x0FFFXRAM – 4096 байт0x0000(доступ осуществляетсяс помощью командыMOVX)1.3.
JTAG ОТЛАДЧИК И ИНТЕРФЕЙС ГРАНИЧНОГО СКАНИРОВАНИЯМК семейства C8051F04х имеют встроенные интерфейс JTAG и отладчик, которые позволяютосуществлять в режиме реального времени «неразрушающую» (не используются внутренние ресурсы)внутрисхемную отладку, используя МК, установленный в конечное изделие. Посредством JTAG интерфейса,полностью совместимого с протоколом IEEE 1149.1, осуществляется граничное сканирование, котороеиспользуется для тестирования и производственных испытаний.Средства отладки фирмы Silicon Labs’поддерживают проверку и модификацию памяти и регистров,расстановку точек останова и временных меток, контроль стека, пошаговую отладку. При этом не требуетсяникаких специальных дополнительных ОЗУ, памяти программ, таймеров или каналов связи. Во время отладкивсе цифровые и аналоговые периферийные модули не отключаются и работают корректно.
При остановке МК вточке останова или при пошаговой отладке работа всех периферийных модулей (кроме АЦП и SMBus)блокируется, что необходимо для удержания их в режиме синхронизации с выполнением команд.23Ред. 1.3C8051F040/1/2/3Комплект средств разработки C8051F040DK содержит все необходимые аппаратные и программныесредства для разработки программного кода и выполнения внутрисхемной отладки систем на основе МКC8051F04х. Некоторые комплекты дополнительно могут содержать две отладочные платы и кабель,позволяющие организовать простую сеть на основе CAN. Все комплекты включают в себя программный пакетс интегрированной средой разработки и отладки, интегрированный ассемблер стандарта 8051, блокпреобразователь (БП) RS-232/JTAG.
Кроме этого имеется демонстрационная плата с установленным МК,кабели RS-232 и JTAG, а также блок питания в отдельном корпусе. Для работы необходим компьютер с ОСWindows 95/98/NT/2000/XP и свободным последовательным портом RS-232. Как показано на рис.1.6,компьютер через порт RS-232 подключается к БП.
БП соединяется с платой пользователя шестижильнымплоским кабелем, четыре провода которого используются интерфейсом JTAG, а два провода необходимы дляподачи питания с платы пользователя на БП. БП потребляет приблизительно 20ма при напряжении 2,7…3,6В.Если плата пользователя не может обеспечить необходимое питание БП, можно использовать входящий вкомплект средств разработки блок питания, подключив его непосредственно к БП.По сравнению со стандартными симуляторами такой способ разработки и отладки встроенных системобеспечивает следующие преимущества:- не требуется отладочный кристалл;- не используются специализированные кабели;- не требуется использовать разъем для установки МК на плату.Отладочная среда фирмы Silicon Labs’ обеспечивает удобство работы с прецизионными аналоговымипериферийными модулями и при этом не ухудшает их производительности.Рисунок 1.6.
Модель отладкиИнтегрированные средства разработкифирмы Silicon Labs IntegratedWINDOWS 95/98/NT/2000/XPБПRS-232JTAG (x4), VDD, GNDVDDGNDПЕЧАТНАЯ ПЛАТАC8051F0401.4. Программируемые цифровые порты ввода/вывода и матрица соединенийМК имеет стандартные для архитектуры 8051 порты (0, 1, 2 и 3). МК С8051F040/2 имеют четыредополнительных 8-разрядных порта (4, 5, 6 и 7).
Порты функционируют в соответствии со стандартом 8051 снекоторыми дополнительными возможностями.Каждый вывод порта может быть настроен либо как цифровой вход-выход, либо как выход с открытымстоком. Кроме этого, возможно общее отключение подтягивающих резисторов, что позволяет еще болееснизить энергопотребление в критичных к этому параметру приложениях.Ред. 1.324C8051F040/1/2/3Наиболее важным усовершенствованием является цифровая матрица. По существу это большая сетьцифровой коммутации, которая позволяет необходимым образом соединять внутренние цифровые системныересурсы с выводами портов ввода/вывода Р0, Р1, Р2 и Р3 (см. рис.1.7). При этом, в отличие от МК состандартными мультиплексированными цифровыми портами ввода/вывода, возможны любые комбинации дляМК в любом корпусе.При помощи регистров управления матрицей на выводы портов могут быть выведены сигналы отвнутренних таймеров/счетчиков, от последовательных интерфейсов, аппаратные прерывания, входной сигналзапуска АЦП, выходы компараторов и др.
Это позволяет пользователю выбрать точную комбинацию связеймежду портами ввода/вывода общего назначения и цифровыми ресурсами, необходимую для каждогоконкретного приложения.Рисунок 1.7. Структурная схема цифровой матрицыНаибольшийприоритет2УАПП02SMBus(внутренние цифровые сигналы)РегистрыP0MDOUT, P1MDOUT,P2MDOUT, P3MDOUT4SPIНаименьшийприоритетРегистрыXBR0, XBR1, XBR2,XBR3 P1MDIN,P2MDIN, P3MDIN2УАПП1ВнешниевыводыПриоритетныйдекодер86ПМСВыходыкомп-вЯчейкиввода/выводапорта 0P0.0Ячейкиввода/выводапорта 1P1.0Ячейкиввода/выводапорта 2P2.0Ячейкиввода/выводапорта 3P3.0НаибольшийприоритетP0.72ЦифроваяматрицаT0, T1,T2, T2EX,T3, T3EX,T4,T4EX,/INT0,/INT18P1.788/SYSCLKP2.7CNVSTR0CNVSTR288P0(P0.0-P0.7)Защелкипортов(P1.0-P1.7)8P2НаименьшийприоритетНа входАЦП28P1P3.7К интерфейсувнешнейпамяти(EMIF)На компараторыНа входАЦП0(P2.0-P2.7)8P3(P3.0-P3.7)1.5.
Программируемый массив счетчиков (ПМС)МК семейства C8051F04х кроме пяти 16-разрядных таймеров/счетчиков общего назначения имеютвнутренний программируемый массив счетчиков (ПМС). ПМС состоит из специального 16-разрядноготаймера/счетчика временных интервалов с шестью программируемыми модулями захват/сравнение. В качестветактового сигнала для этого счетчика могут использоваться:- сигнал системного тактового генератора с частотой, деленной на 12;- сигнал системного тактового генератора с частотой, деленной на 4;- сигнал переполнения таймера 0;- сигнал от внешнего входа тактирования (ECI – external clock input);- системный тактовый сигнал;- сигнал внешнего генератора с частотой, деленной на 8.25Ред.
1.3C8051F040/1/2/3Каждый модуль захват/сравнение может быть настроен на работу в одном из шести режимах:- захват, управляемый фронтом (сигнала);- программный таймер;- высокоскоростной выход;- выход заданной частоты;- 8-разрядный широтно-импульсный модулятор;- 16-разрядный широтно-импульсный модулятор.Входы/выходы модулей захват/сравнение ПМС и внешний вход тактирования (ECI) соединены спортами ввода/вывода МК через цифровую коммутирующую матрицу.Рисунок 1.8. Структурная схема модуля ПМСSYSCLK/4Переполнение Таймера 0ECISYSCLKВнешний тактовый сигнал/8МодульЗахват/сравнение 0Мультиплексортактовыхимпульсов ПМСSYSCLK/12МодульЗахват/сравнение 116-разрядныйтаймер-счетчикМодульЗахват/сравнение 2МодульЗахват/сравнение 3МодульЗахват/сравнение 4МодульЗахват/сравнение 5CEX5CEX4CEX3CEX2CEX1CEX0ECIКоммутирующая матрицаПортВвода/вывода1.6. Контроллер локальной сети (CAN)МК семейства C8051F04х встроены имеют контроллер локальной сети (CAN), который осуществляетвзаимодействие по последовательному каналу с использованием протокола CAN.
Контроллер CANобеспечивает обмен информацией в сети CAN в соответствии со спецификациями фирмы Bosch 2.0А (базовыйCAN) и 2.0В (полный CAN). Контроллер CAN состоит из ядра CAN, ОЗУ сообщений (отдельное от ОЗУС8051), конечного автомата обработчика сообщений и регистров управления.Контроллер CAN может функционировать со скоростью передачи до 1Мбит/сек. Контроллер CANфирмы Silicon Labs имеет 32 объекта сообщений, каждое из которых имеет собственную маскуидентификатора, используемую для приемной фильтрации полученных сообщений. Поступающие данные,объекты сообщений и маски идентификаторов храняться в ОЗУ сообщений CAN. Все функции протокола,связанные с передачей данных и приемной фильтрацией, исполняются контроллером CAN, а не процессорнымядром МК.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
