Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

Блок дешифраторов адреса (ТЭЗы 0-008/109, 110, 112)

Служит для преобразования двоичного кода адреса в шесть групп позиционного кода. Коды адреса ячейки занимают разряды с 16-го по 30-й и используются следующим образом: 1б-й разряд символизирует обращение к ДЗУ (разрешает преобразовать код адреса), 18 — 20 разряды служат для выбора одной из восьми кассет памяти (с 0-й по 7-ю), 20 и с 26 по 30 разряды позволяют выбрать один из 64 адресных формирователей втекающего тока, 18,19 и с 21 по 25 разряды позволяют выбрать один из 128 адресных формирователей вытекающего тока.

Блок формирователей адресных токов (ТЭЗы 214/103, 104; 531/105 - 108). Служат для организации опроса блока памяти по любому из 8192 адресов. Для чего он имеет в своём составе 64 адресных формирователя втекающего тока и 128 адресных формирователя вытекающего тока.

Блок памяти (кассеты П, 0 – 7 ).

Предназначен для хранения 8192 36-ти разрядных слов.

Блок усилителей считывания (кассеты УС, 0 – 7).

Служит для преобразования и усиления считанных парафазных сигналов с кассеты П до уровня логических сигналов.

Блок регистра кода числа (ТЭЗы 503/121-126).

Служит для приёма и хранения кода числа от выбранной кассеты УС.

Блок местного управления (ТЭЗы 226/116, 221/117, 1-019/118).

Служит для обмена служебными сигналами с блоками СВ и формирует управляющие сигналы для устройств блока ДЗУ.

Блок усилителей-согласователей передатчиков (ТЭЗы 212/119, 120; 182-09/114). Служит для усиления сигналов кода числа, считанного из ячейки, и передачи их в магистраль чтения (МЧТ). А так же для усиления передаваемых в блок УК служебных сигналов.

1.4.2. Принцип работы блока ДЗУ

Взаимодействие устройств блока ДЗУ рассмотрим на примере считывания очередной команды процессором ВЧУ. В ходе работы процессор ВЧУ считывает и исполняет команды рабочей (иди тестовой) программы. В очередном цикле обращения ВЧУ выдаёт служебные сигналы на УК и в магистраль адреса. В свою очередь УК запускает в работу блок ДЗУ (включает его в режим чтения) сигналом ОБР. 1 -8 (обращение 1, т.е. для чтения, к модулю памяти № 8, т.е. к ДЗУ). Этот сигнал поступает на блок местного управления, который, в свою очередь, выдает сигнал ЗП на блок регистра кода адреса. В это время ВЧУ выдает в МА код адреса ячейки, который через Блок усилителей-согласователей записывается в Блок регистра кода адреса. Блок контроля адреса производит побайтную поверку принятого кода по модулю 2 (на нечётность). Если ошибок не обнаружено, то Блок местного управления формирует сигналы: ОПРОС Х и ОПРОС У, поступающие на Блок дешифраторов адреса. В блоке ДЗУ начинается выборка числа из ячейки. На это время Блок местного управления выдаёт сигнал ЗАНЯТО через магистральные усилители на блок УК. По этим сигналам Блок дешифраторов адреса преобразует двоичный код адреса ячейка в позиционные коды: ДШ 1 формирует номер кассеты П, в которой находится необходимая ячейка, ДШ2 формирует позиционный код для формирователей втекающего тока (выбирает один из формирователей); ДШЗ формирует позиционный код для формирователей вытекающего тока (выбирает один из формирователей). Под действием выходных сигналов Блока дешифраторов адреса в Блоке формирователей адресных токов выбирается один из 64 формирователей адресных втекающих токов и выбирается один из 128 формирователей адресных вытекающих токов. Выбранные формирователи обеспечивают протекание тока считывания через конкретную ячейку памяти в Блоке памяти. В 36-ти биаксах данной ячейки появляются наведенные токи чтения. Они поступают одновременно на Блок усилителей считывания, где преобразуются из парафазного к однополярному виду и усиливаются до необходимой величины. Далее этот параллельный код числа поступает на вход Блока регистра кода числа. Блок местного управления сигналом СТРОБ РГЧ разрешает запись считанного числа. Если номер кассеты, из которой считано число, совпадает с номером полученным от ДШ1 Блока дешифраторов адреса, то по сигналу СТРОБ РГЧ считанное число записывается в Блок регистра кода числа. Затем Блок местного управления выдаёт сигналы: на блок УК – ГОТОВ, на Блок усилителей-передатчиков – СТРОБ Ч. По сигналу СТРОБ Ч считанное слово информации параллельным 36-ти разрядным кодом передается из Блока регистра кода числа в магистраль чтения. Блок местного управления снимает сигнал ЗАНЯТО с блока УК. На этом завершается процесс считывания очередного слова информации из ячейки блока ДЗУ.

1.5. Блок ЗУ-02

В блоке ЗУ-02 размещен один модуль оперативного запоминающего устройства (ОЗУ). ОЗУ предназначено для хранения данных непосредственно участвующих в выполнении операции.

Технические характеристики:

Ёмкость модуля ОЗУ – 4096 36-ти разрядных слов.

Код выбора адреса ячейки – 16-ти разрядный.

Адреса ячеек 1-го модуля ОЗУ – 020 000 ... 037 777.

Код числа, хранящегося в ячейке – 36-ти разрядный.

Элемент хранения информации — триггер в интегральном исполнении (136РУ6).

Время обращения к модулю ОЗУ в режиме ЗАПИСЬ – < 3 мкс.

Время обращения к модулю ОЗУ в режиме ЧТЕНИЕ – < 2 мкс.

Модуль ОЗУ размещён в типовом двухъярусном блоке шкафа ЗУ-02.

1.5.1. Характеристика элементов блока ЗУ-02

Блок имеет в своём составе следующие устройства:

Схема управления (ТЭЗ 7-645/202) – предназначен для взаимодействия с другими блоками СВ и формирования управляющих сигналов для устройств блока.

Магистральные усилители - приёмники (ТЭЗы 182-06/101, 103, 203; 182-05/102) – предназначены для усиления принятых из магистралей (МА, МЗП, ПЗП, СИ) сигналов до уровня логических.

Магистральные усилители – передатчики (ТЭЗы 182-07/201, 108, 208) – предназначены для передачи в магистрали информационных (считанных из ячейки) и служебных сигналов.

Схема приёма и контроля адреса (ТЭЗы 7-644/104, 105) – предназначена для побайтового контроля принятого адреса ячейки и передачи его в модуль памяти.

Регистр числа (ТЭЗы 7-644/104, 105, 204, 205) – предназначен для приёма числа из магистрали записи (МЗП), хранения и выдачи его в модуль памяти.

Согласователи уровня (ТЭЗы 38-006/109, 209} – предназначен для поддержания в магистрали чтения (МЧТ) уровня логического нуля в промежутках между обращениями к модулю.

Оперативная память (ТЭЗы 766/106, 107, 206, 207) — модуль оперативной памяти предназначен для непосредственного хранения информации в ячейках.

1.5.2. Взаимодействие устройств блока ЗУ-02

Взаимодействие устройств модуля оперативной памяти рассмотрим с применением Структурной схемы блока ЗУ-02.

Для модуля ОЗУ характерно три режима работы: ХРАНЕНИЕ, ЧТЕНИЕ, ЗАПИСЬ. В режиме ЧТЕНИЕ модуль включается в работу (выбирается), переключается в режим ЧТЕНИЕ и выбирается нужная ячейка и считывается число, хранящееся в ней. Затем модуль ОЗУ переключается в режим ХРАНЕНИЯ. В режиме ЗАПИСЬ модуль ОЗУ выбирается, переводится в режим ЧТЕНИЯ, выбирается ячейка, считывается число из этой ячейки, затем модуль переводится в режим ЗАПИСЬ и в выбранную ячейку записывается новое слово информации. Такой способ записи информации называется МОДИФИЦИРОВАННАЯ ЗАПИСЬ.

ЧТЕНИЕ

Для считывания информации из ячейки ОЗУ процессор, через магистраль адреса (МА), код адреса ячейки (18 разрядов). В это же время блок УК выдаёт на схему управления команду ОБР.1-1. Этот сигнал включает схему управления модуля памяти №1 (модуля ОЗУ) в режим №1 (режим ЧТЕНИЕ). Код адреса ячейки поступивший в Схему приема и контроля адреса проверяется побайтно на наличие ошибок (при выявлении ошибки в первом или втором байте формируется соответствующий сигнал СБ1 или СБ2). При отсутствии ошибок в коде адреса Схема управления выдаёт СИНХРОИМПУЛЬС РЕГИСТРА АДРЕСА (СИРА) на Оперативную память для записи в Оперативную память кода адреса ячейки. Следом Схема управления выдаёт на Оперативную память сигналы переключения в режим ЧТЕНИЕ: VE (отрицательный импульс длительностью 390 нс.), VR/VW (уровень логичесюй единицы). Под действием полученных сигналов в Оперативной памяти происходит выборка ячейки и считывание из нее информации. На это время Схема управления выдает в блок УК сигнал ЗАНЯТО. Затем Схема управления выдаёт в блок УК сигнал ГОТОВ, а в Оперативную память и в Согласователи уровня — сигнал СТРОБ. По этому сигналу Согласователи уровня снимают уровень логического нуля с разрядов Магистрали чтения (МЧТ), а Оперативная память выдаёт слово информации (36 разрядов) в эту же магистраль. Схема Управления снимает сигнал ЗАНЯТ с блока УК и переводит в режим ХРАНЕНИЯ информации Оперативную память.

ЗАПИСЬ

Для записи информации в ячейку ОЗУ используется модифицированный способ записи. На первом этапе производится считывание содержимого ячейки памяти. На втором — запись новой информации в эту ячейку.

1-й этап. Обращение к ячейке памяти для чтения аналогично режиму ЧТЕНИЕ, за исключением сигнала ПРИЗНАК ЗАПИСИ (ПЗП), поступающего процессора (который записывает число) в Схему управления одновременное сигналом ОБР1 от блока УК. В результате по окончании 1-го этапа после считывания числа в МЧТ сигнал ЗАНЯТ с блока УК не снимается, а начинается 2-й этап записи числа.

2-й этап. Блок УК выдает на Схему управления сигнал ОБР2-1 (сигнал включения режима записи в первом модуле памяти – ОЗУ). Одновременно процессор выдаёт записываемое число (36 разрядов в параллельном коде) через МАГИСТРАЛЬ ЗАПИСИ (МЗП), Усилители-приёмники в Регистр числа. Схема управления формирует СИНХРОИМПУЛЬС РЕГИСТРА ЧИСЛА (СИРЧ) обеспечивающий запись в Регистр числа года числа, поступившего из МЗП. Затем Схема управления формирует управляющие сигналы для Оперативной памяти: VE и VW/VR (импульсы отрицательной полярности длительностью 390 нс.). Под действием этих сигналов Оперативная память переключается в режим ЗАПИСЬ и слово информации из Регистра числа записывается в выбранную (ещё на 1-м этапе) ячейку памяти. Далее Схема управления снимает сигнал ЗАНЯТ с блока УК и переводит Оперативную память режим ХРАНЕНИЯ информации.

ХРАНЕНИЕ

В промежутках времени между обращениями к модулю ОЗУ он находится в режиме ХРАНЕНИЯ. В этот режим Оперативная память переводится Схемой управления с помощью сигналов: VE (уровень логической единицы) VW/VR (уровень логического нуля).

1.6. Блок управления каналом (УК)

1.6.1. Назначение и задачи, решаемые блоком УК

УК предназначено для выполнения следующих функций:

• обеспечения приоритетного обращения любого из восьми процессоров (типа ВчУ, УО) к обшей памяти, состоящей из 16 модулей ЗУ (типа ОЗУ, ДЗУ), а также к собственным регистрам посредством внутреннего магистрального канала (ВМК);

• регламентирования времени загрузки ВМК процессорами;

• управления обменом с РТА;

• синхронизации работы всех устройств.

УК рассчитано на обслуживание восьми процессоров типа ВчУ, УО с номерами с 0-го по 7-й и 16 модулей ЗУ типа регистры УК, ОЗУ, ДЗУ с общими номерами с 0-го по 15-й.

Комбинации из восьми процессоров могут быть любыми. Причем приоритет процессора соответствует его номеру; нулевой процессор имеет высший приоритет, а 7-й процессор – низший.

Время обслуживания одного процессора без учета конфликтных ситуации равно 664 нс.

Распределение модулей ЗУ по номерам следующее:

регистры УК – ЗУО;

ОЗУ – ЗУ1-ЗУ7;

ДЗУ – ЗУ8-ЗУ15.

В комплект СВ входят одно вычислительное устройсгво (ВЧУ) н одно устройство обмена (УО). Приоритет обслуживания этих процессоров в данном комплекте следующий:

УО подключено к УК как нулевой процессор и имеет самый высокий приоритет;

ВЧУ подключено к УК как седьмой процессор и имеет низший приоритет.

Модули ЗУ в комплекте СВ распределены следующим образом:

нулевой модуль ЗУ – регистры УК;

первый модуль ЗУ – ЗУ-02;

восьмой модуль ЗУ – ДЗУ-Э-8к-М.

По выполняемым функциям УК можно разделить на три части:

устройство приоритетного обращения (УПО);

регистры УК (РУК);

формирователь синхроимпульсов (ФС).

УК размещается в одноярусном унифицированном блоке, который размещается в секции «А» шкафа П. В состав блока УК входят два субблока питания ВН-163 (+5В).

1.6.2. Характеристика устройств блока УК

Рассмотрим подробнее основные устройства УК:

Устройство приоритетного обращения (УПО)

УПО предназначено для обслуживания требований процессоров на обращение к общей памяти, а также к собственным регистрам, подключая их на время цикла к внутренней магистрали.

В состав УПО входят:

Схема контроля сигналов занятости (КЗАН) предназначена для синхронизации сигналов ЗАН (0-15) и контроля их на длительность. Схема состоит из 16 схем контроля занятости для каждого модуля ЗУ. Она выдает сигнал сбоя занятости (СБОЙ ЗАН), если время обращения процессора к модулю памяти превысило контрольное. Контрольное время, установленное в схемах контроля занятости составляет 4мкс.

Сигнал СБОЙ ЗАН поступает далее на блок ВЧУ как сигнал СБОЙ УК.

Восемь схем формирования сигналов ОБР 1 предназначены для формирования 16 сигналов ОБР 1-0 ...ОБР 1-15. Нумерация схем начинается с 0 по 7.

Каждая схема включает в себя:

конфигуратор занятости;

дешифратор обращения (ДШ ОБР);

шестнадцать ключей;

конфигуратор обращения;

коммутатор обращения.

На ДШ ОБР поступают сигналы ЗАН от 16 модулей ЗУ, а также сигналы AM (1..4р) и ТРОБ 1 от процессора.

В ДШ ОБР осуществляется дешифрация всех сигналов, поступающих на его вход и формирование сигнала ОБР 1 к модулю ЗУ, адрес которого указан в 4‑разрядном сигнале AM. Кроме этого ДШ ОБР вырабатывает сигнал заявки (ЗК), который поступает на приоритетную схему (ПС-1).

В СВ КСА используется только один модуль ОЗУ, поэтому конфигураторы (занятости и обращения) не используются. То есть сигналы передаются через них без изменения.

Характеристики

Список файлов учебной работы