СВ г. Владимир (1039386), страница 4

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 4)

С выхода ДШ ОБР сигнал ОБР 1 поступает на один из входов Коммутатора обращения (К ОБР), на вторые входы поступает сигнал РАЗ. Сигнал РАЗ разрешает прохождение сигнала ОБР 1 на вход К ОБР.

С выхода сборки сигнал ОБР 1 через усилитель поступает на соответствующий модуль ЗУ и, кроме того, на соответствующий вход Х матрицы настройки (МН).

Приоритетная схема 1 (ПС 1) предназначена для обработки восьми заявок ЗК (0-7), поступающих от ДШ ОБР. ПС 1 формирует восемь сигналов РАЗ (0-7), которые управляют входами Коммутатора обращения (К ОБР), Схема ПС1 пропускает сигнал ЗК, имеющий наименьший индекс или наивысший приоритет, и, таким образом, на ее выходах образуется позиционный код номера процессора, заявка которого удовлетворена. Помимо указанных сигналов ПС 1 выдает сигналы ВДА (0-7) на процессоры СВ. Сигналы ВДА (0-7) поступают так же, в качестве координаты У на матрицу настройки (МН).

Приоритетная схема (ПС 2) предназначена для обработки сигналов ТРОБР 2 и формирования сигналов ВДС (0-7). Шины сигналов ВДС (0-7) соединены с матрицей прямой связи (МПС) и, кроме того, каждый из них соединен с соответствующим процессором.

Матрица связи (МС) предназначена для хранения кода связи процессора с модулем памяти, выдачи сигнала ПРС при чтении из ЗУ, а так же сигнала ОБР2 при записи в ЗУ.

В состав МС входят:

Матрица настройки (МН) предназначена для хранения кода связи, а также для управления работой матриц прямой и обратной связи. Она состоит их D-триггеров, сгруппированных в восемь столбцов и 16 строк, что соответствует восьми процессорам и 16 модулям памяти. Информационные входы «D» триггеров каждого столбца соединены с сигнальными шинами ВДА (0-7). Синхронизирующие входы «С» триггеров каждой строки соединены с сигнальными шинами ОБР1-0...ОБР1-15.

Для устойчивой работы триггеров МН сигнал ВДА (0-7) на вход «D» поступает раньше (на  50 нс ), чем сигнал ОБР 1(0-15) на вход «С».

Матрица обратной связи (МОС) предназначена для обработки сигнала ГОТ с учетом кода связи и выдачи соответствующего сигнала ПРС.

МОС состоит из двухвходовых схем И-НЕ, сгруппированных также в восемь столбцов и 16 строк. Одни из входа схем И-НЕ каждой строки соединяются с соответствующей шиной готовности. Другие входы схем И-НЕ каждого столбца соединяются с единичными выходами триггеров соответствующего столбца МН. Выходы этих схем каждого столбца объединяются в сборку, выход которой соединяется с соответствующей шиной ПРС.

Матрица прямой связи (МПС) предназначена для обработки сигнала ВДС с учетом кода связки и выдачи сигнала ОБР 2.

МПС состоит из двухвходовых схем И-НЕ, сгруппированных в восемь столбцов и восемь строк. Одни из входов каждого столбца соединены соответствующей шиной ВДС, другие входы каждой строки соединены с единичными выходами триггеров соответствующей строки МН. Выходы схем И-НЕ каждой строки объединены сборкой, выход которой соединяется соответствующей шиной ОБР 2.

Регистры УК (РУК) решают несколько задач:

1. Приём заявок от внешних (периферийных) устройств и формирование 3AIIPCA НА ПРЕРЫВАНИЕ УК (ЗПРУК) поступающего в блок ВЧУ

2. Управление обменом с РТА (рулонным телеграфным аппаратом).

3. Формирование кода подмены модулей ЗУ.

Регистры УК представляют собой нулевой модуль памяти. Он включает в себя набор специальных регистров со схемой управления УК и коммутатором УК, а так же адаптером РТА.

Все регистры УК имеют программный доступ, осуществляемый с помощью команд с обращением к нулевому модулю ЗУ.

В состав РУК входят:

адаптер РТА;

усилители-согласователи телеграфного канала;

регистр подмены (РП);

схема прерывания программ (СХПРП);

коммутатор УК (КУК).

Формирователь синхроимпульсов (ФС) предназначен для синхронизации работы устройств УК, ВЧУ, УО, ОЗУ и ДЗУ. В состав ФС входят:

генератор;

синхронизатор;

усилители.

1.6.3. Взаимодействие устройств РУК блока УК

Для удобства будем говорить об обращении к УК, подразумевая под этим обращение к регистрам УК. Запись информации из ВЧУ в УК осуществляется через младший байт МА, а чтение через младший байт МЧТ. При обращении к УК, в адресе ячейки (20р…23р МА) содержится код операции УК (КОП УК), а в 24…31 разрядах – информация, подлежащая записи в УК. При операциях чтения из УК – 24…31 разряды МА не воспринимаются.

Записью и чтением непосредственно управляет схема УУК. Основным элементом УУК является дешифратор, который при обращении к УК дешифрирует КОП УК. Дешифратор схемы УУК управляет операциями чтения маскированной заявки, выбором байта при операциях с регистрами заявок и масок, выдавая сигналы: ЧТМЗСТБ, ЧТМЗМЛБ, УПРМЛБ, УПРСТБ, причем последние два сигнала образуются только в том случае, если два старших разряда КОП УК будут иметь значения соответственно 01 или 10. Это необходимо для запрета одновременного выполнения операции с двумя байтами в регистрах заявок и масок схемы прерывания программ.

Кроме того, ДШ выдает сигналы исключения заявок ИСКЗМЛБ, ИСКЗСТБ, которые помимо исключения заявок по данным разрядам, образуют сигналы сброса заявки на прерывание УК (Сброс ЗПРУК). Последний устанавливает в исходное состояние схему прерывания УК для выдачи обобщенной заявки на ВЧУ.

Схема УУК формирует соответствующие нулевому модулю ЗУ сигналы ЗАН.0 и ГОТ.0, которые поступают в УПО.

Чтение из УК формирует соответствующие нулевому номеру ЗУ сигналы ЗАН.0 и ГОТ.0, которые поступают в УПО.

Чтение из УК в МЧТ осуществляется через коммутатор УК, рассчитанный на восемь направлений и три положения. Необходимое положение задается соответствующим сигналом управления (ЧТ МЗСТБ, ЧТ МЗМЛБ) от схемы УУК. Третье положение задается сигналом ЧТРТА, который вырабатывайся адаптером РТА. Информация в МЧТ подается с контрольным кодом, который формируется схемой свертки по mod2, расположенной на выходе КУК.

Схема, прерывания УК представляет собой второй уровень системы прерывания СВ и рассчитана на 16 каналов прерывания. Схема предназначена для регистрации внешнего сигнала прерывания на время его обработки, выработки сигнала обобщенной заявки ЗАПРОС ПРЕРЫВАНИЯ УК (ЗПР УК), а также для маскирования сигналов прерывания. Сигнал ЗПР УК поступает в схему прерывания ВЧУ.

В состав схемы прерывания УК входят:

регистр заявок (РЗ);

регистр масок (РМ);

дешифратор (ДШ);

триггер формирования сигнала ЗПР УК.

Так как обмен регистром заявок однобайтный, то регистр заявок и масок разделен на две однобайтные части (младший и старший байт). Дешифратор управления операциями формирования (установки и исключения) заявок и масок, выдает сигналы: УСТ. М, ИСК. М, УСТЗ, ИСКЗ.

Адаптер РТА предназначен для сопряжения РТА с СВ.

В состав адаптера РТА входят:

делитель частоты;

дешифратор (ДШ);

схема чтения с РТА;

схема записи на РТА.

Делитель частоты предназначен для синхронизации работы АРТА. На его вход поступают синхроимпульсы С1, СЗ, С5, С7 и С8.

С выхода счетчика синхроимпульсы поступают на регистры РЧТ и РЗП и синхронизируют их работу.

Дешифратор управляет операциями обращения к РТА, выдавая сигналы записи и чтения (ЗП РТА, ЧТ РТА).

Таблица 1.2

Распределение разрядов регистров УК СВ

Схема чтения с РТА по входу соединения с РТА через усилитель-согласователь телеграфного канала, а по выходу через коммутатор УК с пятью младшими разрядами МЧТ, предназначена для параллельной выдачи телеграфной кодовой комбинации в МЧТ при чтении из РТА.

Схема записи на РТА по входу соединена с пятью младшими разрядами МА, а по выходу – одним младшим разрядом с телеграфным каналом; предназначена для преобразования параллельного пятиразрядного кода в последовательный при записи в РТА.

Формирователь синхроимпульсов

В состав ФС входят:

генератор;

синхронизатор.

Формирователь синхроимпульсов предназначен для синхронизации работы устройства УК, ВЧУ, УО, ОЗУ и ДЗУ.

Генератор выдает две серии импульсов И1, И2 с периодом 166 нс и длительностью 83 нс, причем серия И2 сдвинута относительно серии И1 на половину периода. Синхронизатор выдает восемь серий импульсов с периодом 1333 нс, длительностью 166 нс и сдвинутых одна относительно другой на 166 нс, а также восемь серий импульсов с периодом 656 нс, длительностью 166 нс и сдвинута одна относительно другой на 83 нс. Указанные серии условно делятся на основные серии (С1-С8), (СИ1-СИ4) и сдвинутые серии импульсов (СИС1-СИС4).

1.6.4. Взаимодействие устройств УПО блока УК

Работу УК при обращении к модулям ЗУ рассмотрим в двух режимах «Чтение» и «Запись».

Режим «Чтение» . Предположим, что процессор ВЧУ требует обращения к ОЗУ (первый модуль ЗУ). Тогда по СИС2 он выдает в УК сигнал ТРОБР1-7 и четырехразрядный двоичный код адреса модуля АМ7. Если требуемый модуль свободен, то ДШ ОБР выдает позиционным кодом сигнал ОБР1-1 в соответствии с кодом АМ7 (поступившим от процессора). Сигнал ОБР1-1 поступает на ключи. Кроме того, ДШ ОБР выдает заявку ЗК7 на седьмой вход приоритетной схемы ПС 1.

Если в данном такте работы УК нет заявки ТРОБР1 от процессора с более высоким приоритетом, то ПС1 выдает сигнал РАЗ7 и сигнал выдачи адреса ВДА7. Последний подается на седьмую координатную шину МН, а также в процессор ВЧУ для разрешения выдачи адреса ячейки в МА и сброса сигнала ТРОБР 1-7.

По СИ4 сигнал РАЗ7 поступает на ключи седьмой схемы формирования сигнала ОБР1. С выхода ключа сигнала ОБР1-1 в обратном коде поступает на сборку, которая находится в нулевой схеме формирования сигнала ОБР1. С выхода сборки сигнала ОБР1-1 поступает в первый модуль ОЗУ и включает его в работу, для приема адреса ячейки из МА. Кроме того, этот сигнал поступает на первую координатную шину МН.

Поскольку по заднему фронту сигнала ВДА7 процессор ВЧУ снимает требования обращения ТРОБР1-7, то для распознавания процессора, которое ждет считанное из ОЗУ слово, код обращения процессор – модуль ЗУ запоминается в матрице настройки.

Таким образом, сигналы ОБР-1 и ВДА7, возбудив соответствующие координатные шины МН, запишут «1» в триггере с координатами (1, 7).

Через 1,2 мкс из первого модуля ОЗУ считанное слово выдается в МЧТ, а в матрицу обратной связи (МОС) от этого же модуля поступает сигналы готовности ГОТ1. Матрица обратной связи распознает по записанному в МН коду связи процессор, и формирует сигналы ПРС7, по которому ВЧУ принимает считанную информацию из МЧТ.

Режим «Запись» . В случае записи процессор ВЧУ (рассмотрим тот же пример) по сигналу ВДА7 выдает в МА, помимо адреса ячейки, признак записи (ПЗП), управляющий режимом работы первого модуля ОЗУ. Кроме того, сигнал ПРС7 инициирует в процессоре по СИС2 сигнал – требование обращения ТРОБР2-7, который поступает на седьмой вход приоритетной схемы (ПС2).

Если нет подобного сигнала от процессора с высшим приоритетом, то ПС2 выдает сигнал ВДС7, который поступает на седьмую шину матрицы прямой связи (МПС), а также в процессор ВчУ, разрешая ему выдать слово в магистраль записи.

МПС, обработав сигнал ВДС7, выдает сигнал ОБР2-1 в соответствии с кодом связи, записанным в матрицу настройки. По сигналу ОБР2-1 в первый модуль ОЗУ записывается информация, поступающая из ВЧУ через магистраль МЗП, в заданную ячейку.

1.4. Вычислительное устройство (ВЧУ)

1.4.1 Назначение и задачи, решаемые блоком ВЧУ

Характеристики

Список файлов учебной работы