Солонина А., Улахович Д. Алгоритмы и процессоры цифровой обработки сигналов (2002) (1095891), страница 23
Текст из файла (страница 23)
операции на шинах ОВ и ЕВ выполняются иа азных половинах пикса ИПУ и не вызывают конфликта конвейера. Если кс обрашение производится к памяти п)па БАКАМ, возникает конфчилт конвейера и задержка выполнения второй команды на один цикл. Соответгвуюшая ситуация приведена на рис. 2.25, А гле штриховкой отмечены пустые невыпачняеч)ые этапы команды. Внаа а ат РЬЕ'""а Ла'МЯ"»а' а»М~П Чта а ° к.ао.
Конвеиер пРоцессора тмяэ20С54х: а — этапы конвейере процессоРа; Рие, 2.25. обращение к памяти прн выполнении команды ийс йв2, йяз, й; в — обращение х памяти п мяти при выполнении двух команд (блок ОАНАМ); г — обращение к памяти при выполнении двух команд (блок ЯАНАМ) 2.6. . б 2. Внешняя память (зав е деление на отдельные области и модули Все пРиве ( (велснные ранее соображения о разлелснии пал)яти на ПП и ПД, а Различные блоки, обращение к которым люжет происходить по к'хе на м шинам, относятся к внутренней памяти процессоров. Для обкОлы(и щения я к внешней памяти во всех процессорах применяется ошгн обшин глава 2 Архитектура цифровых процессоров обработки сигналов 173 Алгоритмы и процессоры цифровой обработки сигналов т12 комплект ишн — шин ° р — .а ал еса и шина дсииггзх, по которым прн необхолимости переча!отея как колы команд, так и лзнные.
Это вызвано требованием минимизации количества внешних выволов процессора и значительным усложнением системы в противном случае. тношению л процессору рассматривается как единое Внешняя память по отнош пространство памяти. ячейки и отдельные части которого отличасотся толь ко алресами.
Есчн в процессоре предусматривается разлеление общей памяти иа ПП и ПЛ и в свою очерель раздечеиие ГЯ на блоки (например. измять данных Х и память данных У), то эти бтюки во внешней иалшти могут отличюься только областью адресов Конфшурация указанных блоков опредечяется пользователем и обычно записывается в те или иные регистры управления. Например, в процессорах Могого!а ОЗР5600х конфигурация вне»лией памяпк т.
е. области адресов, принадлежащих памяти прогрзлсм, памяти данных ОМВ. Полезно Х и У опрелеляются содержимым рсг!!стра режима работы О. при этом обратить внимание на слепу!опций момент. Формально модули памяти данных Х и У имеют совершенно одинаковые области адресов, однако обращение к той нли иной области опрелеляется сигналом на специальном выводе порта А Х/У, т. е. фактически обласгь алресов памяти данных удваивается и в этой "удвоенной" области двоичные злресз замят!с Х и памяти г' отличаются значением в старшем разряде.
Обращение к памяти Прн нззнчни олного комплекта шии адрес/данные возможно только одно обршцение к внешней памяти за цикл работы ЦПУ. Если в соответствии с выполняемой программой потребуется ббльшее число обращений, то возникнет конфликт конвейера выпочнення команд и, соответственно. задержки обработки очерешюй колынлы. Генерация тактов ожидания для медленной внешней памяти 3 б !х л внешней пз алержл и выполнения очередном команды при обрзшеши нси БИС ЗУ с мз мяти могут возникать ири исподьзовзшш в качестве внешней лым быстродействием. Для того чтобы обращение к ини ироисхочило с стродействием ра огы работы системы. они лолжны иметь определенное врех нове п оцессороз обращения.
Например. для БИС ЗУ а системах из основе процессо ТМБ320 должно выпотняться условие Г вр з» ~ )цпх /2, , в ЗУ)' где Г арзу — время р ш обращен!си к памяти (время чтения или завис во!! Тцгчу — ллительносчь ш!юз .ч, работы ЦПУ Выитечьность периода тзлто частоты). Иногда лля разрешения лонфтшктов, вызванных задержками прн обращении „. виешиеи памяти, может возникнуть необхолимость в генерации тактов ожи- «зиия. Их сенерацлгя возможна, например, в процессорах ТМэ320СЗх. 2.6.3. Кэш Кэш (ичи кэсгыпзлсять) используется в качестве бвферз между собственно процессором и памятью системы (40). Онз нлсеет обычно небольшую емкость при высоком быстродействии и используется для промежуточного заполиснангш информации.
считываелюй из памяти, прежде всего кодов колыыд. Прв чтении сначала выполняется обращение к кашу. если же необходимых лзнныл там нс оказалось, производится обращение к основной памяти. и полученные лзниые помеишются также в кзп! )41). Выгола от испсдьзовасгия кэша возникает из-за того. что большинство прил.сздпых щюграмм посты шпюсическийс характер (в особенности это относится к алгоритмам ЦОС). и после первого обршцения к основной программе в лэш (при лосттгточссол~ его обьелю) попшгзет все циклически повторяюпшеся колыиды програлсх~ы, для выполнения которых иет необходимости обращаться к основной и лсятн. Наибольшая эффективность кэша булет достигаться при использовании лля хр исен!тг! программы "медленной" внес!изей памяти.
Кэш чаще всего работасч по ассоциативному принципу, при которолс в его ячейке хранится ие только слово данных, но и адрес размещения этого слова в основнои памяти, по которому и происхолнт поиск информации. Организация кэш-памяти в различных ЦПОС существенно различается. О В процессорах фирмы Бисси! ()ВР!6хх и )ЗБР16ххх в кэше может сохраняться до 15 и 31 команды соответственно. Их запись в кэш шш иикчического повторения произволится пользоватечем программным образом специальной ломанлой с»о к, где к — необлодимое чнсчо повторений. Тзкил~ образолц использование лэша совмещается с организацией цикла.
(3 В процессорах ТМ5320С55л фирмы Т) кэти-иамятысхсеет обьем 24 Кбайт для информации (кол/данные), выбранный мо гудел~ буфера команд из памяти програлслсы. Структура каша может быть коифигурирована пользователем, возхсожно использование трех типов струкчуры. В процессорах с ПТ ТМВ320СЗх кэш может сохранять до 64 повторяюиисхся команд, Л П Зроцессоры семейства 56300 фирмы Могого)а имеют кэш, лоторый является бус)»срол~ между процессором и только внешней памятью. Обьем его — 1024 24-разрялиых слова. Работа кэша опредечяется устшсовкалти в ре'ссстрах управления и мсолсг изменяться некоторыми командами.
1-1 О Особенности использования кэшз суперскалярного цПОС !.я40х7. ссьр164хх) фирмы ) 5! ).ой!с Согротайоп были си мечены в разд. 2 4 4. »$4 Алгоритмы и процессоры цифровой обработки сигналов (3 Структура памяти и кзша процессоров Т! семейства ТМБ320С6000 опц сана в разд. 2.б.й (3 Оригинальными особенностями обладает кзш в некоторых процессорах фирмы АО( (АКР-21»)х. АОЬР-21ххх). В этих процессорах кэш упрощает пробчему доступа к памяти прн выпочнении основной операции ЦОС— умножения с накоплением МАС (см. разд.
2!). Для ее выполнения требуется три обращения к памяти: чтение команды, коэффиш»ента и отсче та сигнала. При использовании двух блоков палшти (память програл»»» ПП и память данных ПД) процессоры АО( обычно»»спользу»от ПП для хранения коэффициентов. Прц этом могут возникать конфликты прц двух обрашениях ь ПП (чтение команды и чтение коэффц»»»»е»»тз).
В кзше процессоров АО( сохр>иаются лишь команлы, которые требу»от ол»»овременного чтения данных из ПП. Д,ш пиклцчески повторяющихся команд (а это большинство алгор»»тл»ов ЦОС) первое их выполнение треб»ет обращения к памяти и занимает больше времени, затем комаш»ы выбираются из кэша, а данные — из ПП. При этом выборки сигнала плут по шине данных ПП, выборки коэ»$>ф»»ц»»ентов — по цшне данных ПП, а команды — из кэша.
Объем кэша в А()БР-21ххх (51»агс) — 32 слова. 2.6.4. Защита содержимого памяти В некоторых процессорах используются методы зашиты содержимого памяти от чтения (сканирования). На»»р»»л»ер, в процессорах Т) ТМВ320С54х применяется защита сочержимого внутренней г»амати от распаковки па>»г зователел». Эта особенность может быть использована только лля ЦПОС с внутренним масочнык» ПЗу (КО!у(), созержимое которого записывается (заказывается) при изготовлешш процессора.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
