Солонина А., Улахович Д. Алгоритмы и процессоры цифровой обработки сигналов (2002) (1095891), страница 21
Текст из файла (страница 21)
Обмен операнлалш между нилш, а также памятью произнолится отдельными комдивами. Таким образом. н процессоре реализуется слетел~а команд К)лС типа "регистр, регисч р -а регистр" и "(зсгистр ь+ память". Самым интересным модулслт процессора, который прежде всего и оиречсляет его особенности. является модуль управления работой конвейера. Этот модуль выбирает из последовательности лолшнд четыре команды, которые могут выполняться параллельно. исходи из необхошглюго черелования лаиных. ресурсов вычислительного мочуля и ликсимачьиой его загрузки. Теи самым программист или кочпилятор освобождаются от задачи гр)ппировки команд (ири помоши языла С). Процессор использует конвейер иа пять этапов: (3 выборка/лекттдировн!ите колшилы (Г/0); П группировшше команл (О); (3 чтение (К): (3 выполнение (Е); О записи (Ут').
Во время этапа (Г/0) п(юцессор выби(хтет комаилы из памяти и делодирует их. Иа этапе (ла) провершотся зависимости межлу командами, и они группируЮтся Лля возможного параллельного выполнения. Группировка команл происхолит н соответствии с набором опрелеленныл правил. например, не включается в группу любая команда, нспольз)чошая АЛУ или МАС, если имеется более ранняя команла иа этапе (()) или (К), которая производит операции с ре1 истрами управления режимами работы функциональных модулей АЛУ ичи МАС. Ва этапе (К) операнды считываются из мочуля ланиых. ))а этапе (Е) колятнды выполняются, и резульгаты заносятся в репютры вычисчительного модуля.
На этапе (%) модучь данных записывает нсобхолимые данные в память. Такии образом, выполнение комаил ироислодит примерно слелуюшилт образом: П модуль управления работой конвейера уведомляет модуль команл о толи какие четыре команчы необходимы шш следуюшей группы; (3 иолуль данных считывает из памяти данные (4 по 16 или 2 по 32 разряда) и посьшает данные в вычислительный люаултй 0 вычислительньш иолуль выполняет команды и зашюынает результаты в оной рсгистроньи! файл или посылает результаты в модуль данных лля записи а память; (3 необлолил~ые данные переписываются из модуля данных в память. В конвейере могут возникать конфи!тлты, напримср при следуюгцих ситуашшл: П прслвыборка ломанч требует лопочните ~ьных тактов лля заполнения кэша команд; 1-1 предвыборка данных требует дополнительных тактов.
~1одул!т управления лоивейе(юи обрабнтынаст также запросы на прерынатииь уиерскалярные процессоры„подобные описаннолту, группируют колшнлы, основываясь на зависимостях данных. Поэтому один и тот же ннбор команд "тожст по-разному выполняться на различных этаиач выполнения программы. например, на этапах цикла. Поэтому вопрос о расческе и предсказании нте ремени выполнения програмлты.
что очень важно лля систем. работа!оших н реютьиолт масштабе времени, является иеопрсчелеиным. При расчете иа ху уд'ний случай потенциальные нозлюжноспт процессора будут использованы ис полностью. й72 Алгоритмы и процессоры цифровой обработки сигналов 2.4.6. Гибридные процессоры Класс микропроцессоров, которые называются хтцкрокомгпро.ыератти, ориентирован на управление объектами в реальном масштабе времени. Это наиболее широкий класс зшкропроцессоров, обладаюший иаиболыцей специализацией, разнообразием функций и параметров. разнообразием различных периферийных устройств. Вычислительные требования, предъявляемые к микроконтроллералт, зачастую достаточно скромны.
Микроконтроллеры широко применяют в качестве встроенных элементов в различные приборы, Задачи управления некоторыми реальными объектами, например двигателями, требуют обработки сигналов и применения цифровых фильтров в цепях управления. Большие семейства ЦПОС различных фирм ориентированы на реализацию залач именно управления элекгроприводами. Примерами могут служить семейства ТМЯ320С24хх фирмы Т1, в основе которого лежит ялро ЦПОС С2000, встраиваемые контроллеры семейства А13МСЗлх фирмы А01, в основе которого лежит 16-разрядное ялро АстЯР-2171, н некоторые другие. Сушествует много залач.
которые требуют сочетания возможностей решения классических залач ЦОС и залач управления. Примерами могут служить приборы мобильной телефонии, где требуется обработка голосовых сигналов и управление клавиатурой, дисплеем и т. дн задачи построения интеллектуальных кассовых аппаратов. Классические микроконтроллеры хорошо решают задачи управления и мало эффективны в задачах ЦОС и соответственно наоборот.
Поэтолу одним из методов реп~ения подобных залач ло недавнего времени было использование двух отдельных процессоров. В последнее вреьш появились гибридные процессоры. объединявшие в олпом кристалле возможности микроконтроллера и ЦПОС. Рассмотрим в качестве примеров два подобных гибрилных процессора.
Процессор 08Р5665х фирмы Мо1ого!а На рис. 2.23 привслена упрошенная функциональная схема процессора 135Р5665х фирмы Могого!а. Процессор содержит два независимых ядра— ядро микроконтроллера и ядро ЦПОС ОБР56600. Каждое ядро обладает своей памятью данных и п1юграыхт и работает цод управлением собственной программы. Основные свойства микроконтроллера (М К): П архитектура типа ИБС; П 32-разрялные операшш типа "репчсгр, регистр -> рснтстр", используюшис ! 6 32-пазря ~ных регистров обшего назначения; П 16-разрячные команды олинакового формата; П 4-этапный конвейер команл; П время выполнения болышшства комапа — очпн такт: глава 2 Архитектура цифровых процессе ов обработки сигналов П время выполнения команд переходов и обрашения к памяти — 2 такта: П возможность работы с данными в 8/16/32 разряда.
Периферийные устройства МК включают в себя: П сторожевой таймер: П программируемый таймер прерываний; П порт вспомогательной клавиатуры; П генератор сигнадов ШИМ: П универсальный асинхронный приемопередатчик 13АЕТ; П послеловательный аулпоколек и некоторые другие элементы. Рис. 2.23. Функциональная схеме процессоре 05Р5655к Алгоритмы и процессоры цифровой обработки сигналов Взаимодействие ЦПОС и МК произвоштся через шпер$ейс обмена. Он солержит общую память. влшочениую в адресное просчранство и ЦПОС и МК, и блоки взаимного управления режимамп и перелачи сообщений.
Протоколы сообщений могут устанавливаться ирограмкшым образом. Передача сообщений может производиться через общую память, а также через группу регистров специального назначения. Эти регистры симметричны в двух ядрах и доступны на олной стороне лля записи. а на другой — только для чтения. МК способно вызывать любые прерывания ЦПОС. в том числе и сброс. Каждое ялро может вызвать другое из режима ожнлюшя.
Все это позволяет организовать взаимолействие и совместную работу двух устройств. ядро тмс)320с27х фирмы т! Данное ядро относится к классу сРЗР процессоров (сиз)опт!таЫс 018!та) 8)яиа) Ргосезгюгз) — цифровых сигнальных процессоров с перестраиваемой лонфигураиией ичи настраиваемых процессоров. Этот и подобные процессоры обсспечившот простой н эффективный метод сокрагцения разработли необходимой системы. при котором объединяется ЦПОС со схемами заказной логики или А8!5 (Арр1гсщюп бресрйс )п)елга(еб Сисил, проблемноориентированными интегральными схемами).
С27х предназначен лля рсализщии встраиваемых систем. солсржащих ЦПОС и процессоры общего назначения. подобные микроконтрочлерам. Примералш таких систем могут служить компьютерные периферииные устройства типа быстродействуюишх жестких писков, игровыс цифровые вилеочиски и лругпе устройства храпения информации, роботополобные индустриальные системы. бьповая элелтроиика. В таких системах, интегрируя два процессора, люжцо угаеиьшить размер и стоимость изделия и повысить его эффективность.
По составу внутренних молулей С27х прелсгавляет дешевый 16-разрядный процессор обработки сигнала, однако по принципу работы и набору используемых команд ои от шчается от стандартных ЦПОС. Некоторые из отличий таловы: П процессор объелиияет несколько способов адресации, характерных дая ЦПОС и МК; Глава 2 АР"игектуре цифрсеык процессоров обработки сигналов ;1.5.
Влияние архитектуры на возможности процессора В лачествс характеристики влияния особенностей архитектуры ЦПОС на ;о возможности и параметры в табл. 2.3 — 2.5 приведены сравнительные 1анные по реализации КИХ-фильтра при использовании различных процес- оров. Источ1шком для характеристик послужича работа )3). Таблица 2.3. Количество тактов, требуемое для реализации КИХ.фильтра Зид данных Тии архитектуры Процессор Фирма Кол-ео тактов Стандартная Стандартная Стандартная Т1 730 08Р563хх Мс1ого)а 943 08Р16хх 08Р16ххх (.ц сел) 1264 1.цсеп( 757 Улучшенная стандартная Н(.)Ч/ Фт тбр ФТ 16/32р Фттбр Пт Ззр ПТ 32р ПТ 32р ЗС140 С62хх (.С!400 Мо(ото)а/(.81 183 НАГЛУ Т1 347 Суперскалярная Стандартная (.81 607 Сзх Т) 1050 ийц С67х Т1 Улучшенная стандартная А08Р-2116х А01 573 Пт Ззр ПТ Стандартная А08Р 210бх А01 812 Репбцп1 Ш 1п(е) 1498 Ви Д Дан- Тип Процессор Частота, М)РЗ Фирма тс архитектуры МГц ФТ 16р Фт 24р ФТ 16р ФТ 16р Таблице 2.4.
Время вычисления отсчета КИХ-фильтра ФТ 16р ФТ 16/32р Фт 16р ЗС140 300 Мс1ого1а/).81 0„6 Дс 1800 До 2000 800 н(.йл/ С6202 250 Т) 1,4 Суперскаляр- ная (.С1400 200 (.81 3,0 Фт 24р ФТ 16р Фт)б СтанАартная 08Р56311 150 Ма1ота)е 6,3 Стандартная С549 Стандартная 08Р1620 120 Т1 6,1 120 120 ьисеп1 10,5 С) процессор использует систему комщ1д й!ЗС типа "регистр -т регистр": О добавлен новый кчасс операций КМ% (Кеат)-Мол)(у-)Нгйе), которые позволяют лействия типа Аоо, эов, знс, овс, лно, ов, хоя выполшпь непосредсгвешю над содержимым памяти без переноса в регистры: это лает возможность рассматривать память как некий "виртуальный" регистр: С) добавлен способ адресации. называемый индексацией стека, позволяющий читать и записывать счова в любое место стека, что улучи/ает возможности комли чятора при обработке функций.
Алгоритмы и процессоры цифровой обработки сигналов таблица 2.4 (окончанне) Вид даи- Тип Процессор Частота, М!Р8 Фирма тс иых архитектуры Млц ФТ 16р 120 08Р152198 120 Оисеш 6,3 Улучшенная стандартная Реп!!оп~ Ш 550 1п1е1 2,7 2,5 Т1 Т1 ПТ 32р ПТ 32р С67х 167 А08Р-2116 100 Улучшенная стандартная А01 5,7 Стандартная А08Р-21065 60 ПТ 32р 60 А01 13,5 Твблица 2.5. Обьем использованной памяти для Реализации КИХ-фильтра Тип данных Тип архитектуры Процессор Фирма К-во байт Т1 С54 Улучшенная стандартная Суперскалярная 1.81 100 Мс1ого1ал 81 250 УМУУ 540 Т1 У 1УУ 120 А08Р.2106х А01 Стандартная А08 Р-21 1бх Улучшенная стацсартная А01 1п1е1 Реп!гоге Ш ПТ 179 2.6.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
