Солонина А., Улахович Д. Алгоритмы и процессоры цифровой обработки сигналов (2002) (1095891), страница 18
Текст из файла (страница 18)
2.14. Рис. 2.14. пути передачи данных при выполнении команды Ийо "ри по овтореиии мйс в цикче с помощью команлы повторения ВРТ пет пеобХорц и„ ости выбирагь кажлый раз счово команды из ПП. Позтому комли ш ийс сгаиови итси практически олиотактовой (ири повторении). Время вычисления ~уммы л произведений в тактах бутст раино (и + 2). При использовании лля мчисл слепня команды ийс (с целью получсшв времени вычислений (л+ 2) Алгоритмы и процессоры цифровой обработки ситнллое для хранения козффишюнтов необходимо задействовать только внутреннюю палтять программ. Таким образом.
две выборки нз ПД за очиц галт осушеств. ляются за счет использования с;южной команды с большим количесгвоы действий, причем команда "работает хорошо" точько ири повторении. Процессоры АР1 (АРВР-2100) В процессорах АР! операцию умножения с нзкопчеиием можно выполнить за один такт„используя ьоыандуа с параллельными пересылками данных: мв ив+их*му, Он->мх Рн->ну !перемножение содержимого регистров сомножителей мх и мт и добавление произведения к содеркиысыу регистра результата Мя, переьещение новых сомножителей из пп и пд в регистры мх а мт ! леев 2 дрхитектура цифровых процессоров обработки сигналов д!!я хранения отсчетов сигнала используется ПД, а лая лраиснця коэффициентов — память программ ПП. Привелсннчя команда является комбинированиои. Одновременно с выполисцисл! операции умиожец)гя/накопления производятся две выборки из ПП н ПД ц запись !Рх в регистры солтножцтсчсй МХ н МУ. Эти операции реализу)отса за олин такт, т.
к считывание стзРого солеРжцмого РсгнсчРа (члЯ выполнсцин Умиожснцл) и)юисходит в ),зчале такта, а запись нового солержцмого — в конце такта работы пр :. Стт — ты роцессорп. труктура модуля, выполняюшего операцию, н пути передачи данных дрцведецы ца рис. 2.15. Прц ошюврсмсином считывании данных из ПП и Пй длп цсРелачц данных из ПП в Рспютр МУ слУжит отлельнаа мзгистРачтх Тзюты образом, в процессорах АР! для того. чтобы произвести две выборки таиных цз памяти, фактически используется лобавочиая шина передачи двш!ых (но не нззываеыая так), а также память н регистры с повышенным быстрочецствцем. шдпд Рис.
2.1 б. Пути передачи данных при выполнении умножения с накоплением в процессорах дс! 4 Запись ко>миды носит условный характер, т. е. команда чапцсзця с наруш свити правя ч языка асссыбчерз Аьт1, Процессоры ()1!о(ого(а (РВР56000) И цроцсссорач Могого!а (как и в некоторых лруп!х, например. (.цсеп! 0зР1600) залачу осушеста)ения лвух выборок лацных за один такт лля быстрого выполнения операции умножения с накоплением репиши слелуюлгим образом>. Память данных лечится на две: память азиных Л и память лацных У Для обрагцения к каждой из них используется своя шцца данным ганца данных памяти Х вЂ” ШДПХ н шина ланных памяти 'т' — ШДП т'. Операшцо умножения с накоплением можно выполнить с помошью слслуюшей команды х,у,д Рх->дц Ру->до г перемножение содержимого регистров омножителей Х и Х и дооавление произвеления олеРх>втомУ РегистРа РезУльтата Рч пеРемеЩение : н новых сомножителей из пх (РХ) и ПУ (РУ) в регистры Х и у -2ля хранения отсчетов сипыла используется, например, память ПХ, а для хранения козф„т! ф„' ициснтов — памягь П'т'.
Кок!анде допускает олновременное выполнение опе . раций умцожешп!/накоплсния, лвуч параллельных пересы- и запись их в репютры Х и т'. Структура ьюлуля, осушествток цз 1)Л и Пы ! я"диего опе а срашно, и цуги передачи лаицых приведены на рис. 2.16. ю!'! образом в п о чк! образом. в процессорах Могого1а лля того. чтобы можно бычо произ!я!сит '" две выбо ки о р перанлов за один такт, увеличивается количество незасоры ')ь)ых мочучеи п ь '! памяти и количество шин лля передачи лвциых.
Проиеск (мочуля) памяти лля трех выборок за олнп такт ц !" имеют трц банка ветс газ)о!цее к очичество шнн Проблемы с быстролействпем могут воз- ~4е ц а)кт сше ч они бычн г: и процессоры прелставлгпот и ылн рзтрзботзны поз ке процессоров Т1 и естественно учитывали нх рава 2 Архнтектура цнфроаых процессорое обработке сигналов 88 Алгоритмы и процессоры цифровой обработки снгналов 8г никнуть в случае нехватки внутренней памяти. По вне~ниии вшнам можно осуществить только одно обращение к памяти за такт. пт Рнс.
2.16. Выполнение операции умножения с накоплением в процессорах Мо!ото1а В некоторых процессорах, использующих фактически два независимых банка памяти данных. подобную структуру называют деухлортоеоб ланнюьм (память с возможностью выполнения дв«х обращений через лва порта).
Слелует отметить, что в пределах стандартной архитектуры иахоллтся !(ПОС первых двух поколений, которые отличаются пропзволительностью. Повыше ние произвочительности достигалось за счет увеличения тактовой частогы Работы, совершенствования системы команд и некоторых лрупгл изменений. 2.4.2. Улучшенные стандартные процессоры ЦПОС (Епйапсеб-СопчепМопа! ОЗР) Методом повьппения производительности (помимо обычного метода увел ли. чения тактовых частот). который используется при разработке ППОС. яв. ~вля ется расширение параллелизма работы. Прп этом можно идти двулш осн нов ными путями: С) увеличивать количество операции.
производимых одновременно; П увеличивать количество команл, выполняемых одновременно. Процессоры, использующие первыи вариант повышения производительноти, относят к уттчшеннын спткдорншыв ироиеггоротт, а процессоры, использ«юшие второй путь. — к лроцегсорогв т по И т !(г Увеличение количества операций, производимых олиоврсмснпо. в улучшеи„ыл стандартных ((ПОС достигается: гз увеличением количества лополнительных функциональных и операционных узлов и модулей (умиожители, сумматоры, АЛУ и т.
л.): .т увеличением количества различных специализированных устройств и специализированных сопроцессоров (декодеры Витерби. сопроцессоры лля построения цифровых фильтров и т. д.); О "расширением" шин передачи чаипых (увеличение ширины щии) лля повышения количества передаваемой одновременно информации: (3 испохьзованием памяти с многократным доступом (памяти с возл~ожиостью выполнения нескольких обращений за одни такт); ! Расширением и усложнением системы команл, которые позволяют использовать лополнительные функциональные модули.
Перечисленные л!еры (как отмечалось в разд. 22) являются традицноннымп лая ППОС и использошлись, начиная с самыл первых процессоров. Поэтому точно разделить процессоры на стандартные и улучшенные стандартные не всегла возможно, поскольку многие процессоры занимают промежуточное положение межд«инлш.
К улучшенным стандартным мох но отнести процессоры ОБР56301 (Могого!а), ТМЯ320С55х (Т)), АОБР-2! 16х, ОБР16ххх ()-цсепг) и некоторые лругие. Рвсслзо от1шл~ примеры организации вычислений в некоторых из этих процессоров. ПРоцессоры ТМ8320СБ5х фирмы Т! На рис. 2. 7 р 2.17 приведена функциональная схема вычислительного модуля (иод«л О) процессора фирмы Т! ТМ5320С55л (15!. Модуль состоит из леул устройств МАС, МАС, кажлыи из которых включает умножитель и сумматор для "акоиления аве опе ации я результатов умножения. 40-разрядного АЛУ (может выполнять рации над 16-разрялнылпт операндами), блока 4-х регистров — акку- '«лято!зов и с счвигателя.
Сдвигатель может осуществлять сзвиги при псрела- е лаиныл ме л ежду различными блоками, эти пути перечачи на рис. 2.17 ие ~казаны, Мо ь Молуль работает с пятью 16-разрядными шинами чаниых — три данных из памяти и две шипы записи ланных. Кажлыи моиим чтения ио ь МАС мож жет пол«чать операнды по всем трем шииал1 чтения данныл, при па ал р лельиой работе олин сомножитель у них будет общим. Алгоригмы и процессоры цифровой обработки сигнапоп три ШД (чтение) (Лпвз 2.
Архитектура цифровых процессоров обработки сигналов (3 КИХ-фильтр с симметричными коэффициентами. На разледьныс шины (отчичцыс сомиожителц) подаются различные наборы отсчетов сипыдп, в качестве общих сомпожитечей используется одинаковый набор коэф фицисцтов, пря этом параллельно рассчитыва(отея половинки фичьтра. когорыс затем суммируются. -1 Любая многоканальная обработка.
В качестве общих сомножителей цспользуются отсчеты входного сипзала, в качестве раздельных коэффициентов, подаваемых по раздельным ишнпм, — два набора коэффициентов. Результаты ивкапчиваются в аккумуляторе. При ияли'ши запаса по процзвочительцости можно одновременно обрабатьцгать 4 канала, сохраняя результат в 4-х аккулгулг(торах. Так(5л( образом, время вычисления рсакшш КИХ-фильтра я-го порячка будет равно и/2 тактов. Две ЩЦ (зипись) Рмс. 2.12. Модуль вычиспнтепьиый О процессора ТМ5320С55х Рассмотрим выполнение лвух параллельных команд умножен(ш с накоплением (комаилы записаны условно — не по правидал5 языка).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
