Солонина А., Улахович Д. Алгоритмы и процессоры цифровой обработки сигналов (2002) (1095891), страница 15
Текст из файла (страница 15)
Это нл~еет л~есто„напрпл1ер, в процессоре Т! ТМб320СЗХ. 2.2.4. Аппаратная реализация программных функций. Параллельная работа различных функциональных узлов В ЦПОС операшш, которые обычно в процессорах обшсго назначении выполняются программным образом. реализуются аппаратным способом, т. е. для их выполнения предназначены дополнительные Функциональные узлы н специализированные модули.
Зги модули работают одновременно с основным АЛУ, повышая тем сальным общую произгюдптельность систел1ы. Рассмотрим некоторые используемые специализированные модули. УМНожитель Г)ервое и основное место среди подобных молулей занимает умюжнжеяь. используемый во всех цПОС. Он производит операцию умножения данных в Форлтзте "слово" процессора (1бх)6 для 16-разрялных процессоров ичн 32х32 лля 32-разрядных) зз один цикл (в отличие от программных методов ремизации операции умножения, которые треб)лот многих циклов).
Умпожптель бб шдпд Алгоритмы и процессоры цифровой обработки сигналов является основным элементом при выполнении операции умножения/иакогтления МАС. Варианты использования умножителя н процессорах с различной архитектурой будут рассмотрены иих с. Сдвигатели Сдвиги операндов в ту ичи иную сторону на опрелелеииое количество разрялов можно производить в АЛУ. однако ири этом лля выполнения слвига требуется отдельная ломанда. В процессорах Мотого!а, Т! и некоторых лругих имеются аппаратно реачизоэаииые модули сдвига, расположенные в цепях передачи операндов между различными молулямгт'. Они позволяют ироизводигь слвиги при передаче и загрузке оперчгщов без использования допочнительных ломаич.
Рис. 2.8. Функциональная схема цепей передачи данных в ЦГЧУ процессоров Т! ' Слелует отмстить. что в фирменных описаниях конкретных процессоров нвгввиив рвзличиыт мо гулей люгут отличаться от используемых в лепной книге. Огличвются также назггзггггя модулей. используемых лвв олиих и тех же целей в процессорах Раз- личных фирм.
глава 2 Архитектуре цифровых процессоров обреботми сигналов Рассчотрилг пример. На рис. 2.3 приведена фуилциональная схема части ППУ процессоров Т! С2Х, С20Х, С5Х, на которой полазаны цепи перел,гчи таиных между памятью и уэлалти !2ПУ. В этих процессорах оперщщ при загрузке из памяти данных ПД в сумматор прохошт через "Санигитель входной". результат ныиочнения опсрашпг из аклумулятора в ПД псрслается через "Сдвгггатвль выхолнои', произвеление из регистра Р н сумматор ипи в ПД вЂ” через "Сднигатель произведения". Дополнительные арифметические устройства Дополнитечыю к основному АЛУ, ныполияющему различные арифметиче- ские и логичеслие операции, в процессорах ППОС примсиягот вспомога- телыгые арифметические устройства.
Оии позволяют осуществлять различ- ные матемагичеслие операщш одновременно с осиовиылг АЛУ, повышая тем самым производительность системы. Рис. 2.9. Арифметическое устройство вспомогательных регистров АУВР процессоров т! Например, н процессорах Т!ь!5320 фирмы Т! используется второе арифметическое устройство АуВР (арифметическое устройство вспомогательных Регистров) чля работы со вспомогательными регистрами (рис. 2.9). Вспомогательные регистры применяются в основном для косвенной адресации лвггных. а также могут служить в качестве регистров общего назначения. Вхолиой информацией для АуВР может быть содерглимое регистров и операнды. передаваемые из памяти данных по шине данных Ш ЧПД.
АУВР использ ользуется лля модификации солержимого репгстров и получения адресов даггггьгх. которые перелаются на шину адреса памяти ланных В!АПД и лля сохранения в регистры. На Рис. 2.!О приведена функциональная схема умиожителя и АЛУ процессоРов Фирмы АО!. В эти процессорах лля накопления результатов умножения Алгоритмы и процессоры цифровой обработки сигналов (то есть для выполнения операшш МАС) применяется отдельный сумматор— накопитель. Результат накопления из регистра МК по отдельной шине Р (щнне результата Р) передается для дальнеишей обработки в общее АЛУ.
умножитель- накопитель шдпд Глава 2 Архитектура цифровык процессоров обработки сигналов сов и некоторых данных (например, значений пнлексов или приращений при модификации адреса) и спешзализированные АЛУ. По общей структуре з1 назначению УГА совпадают с устройстволп привеленным на рис. 2.10 (блок вспомогательных регистров и АУВР). Отдельно как устройства генерашзи адресов данных УГА вылеляются в процессорах АО! (ОАО), Мотого(а (АОЩ. ТМ5320С55Х (ПАОЕ)ч).
В этих процессорах используются лва устройства, позволяющих формировать одновременно два адреса для лвух операндов. Рис. 2.10. дополнительный сумматор устройства умножения процессоров АГЗ! Иногда в ЦПОС добавляют лополнительное устройство лля выполнения только логических операшзй, например. устройство РИ в процессорах Т! ТМ5320С5Х. Большинство последних процессоров имеет как минимум два аккумулятора, позволяющих сохранять несколько результатов вычислений в АЛУ. Специализированные устройства генерации адреса УГА (Алз(з) В процессорат ЦПОС используют специализированные устройства для генерацзнз адресов данных в памяти ланных.
Эти устройства формн1зуют или моднфзшируют адреса лля обращения к операнзалз. размещенным в палзятп данных ПЛ. Формировшсие адресов прн различныл методах алрссашш, особенно спешзальных Гсзь глпв) Я, связано с выполнснпсл~ вычислений. УГА функционпруют параллельно с лругими мочулямн и позволяют одновременно с выполнением операций в АЛУ вычислять алроса операнлов лля следующей колзанлы. В нпл используются наборы регистров лля хр.щения адре- Аппаратная организация циклов Циклические процессы, т. е.
повторение одиночных команд н их блоков, занимают значительное место срели алгоритмов ЦОС. Обычная организация циклов программным образом требует использования команд формирования и проверки условий скончания циклов. которые должны выполняться при каждом прохождении "тела" цикла.
На выполнение этих команд затрачивается время. Поэтолзу в ЦПОС используются устройства. которые позволяют организовать циклы с "нулевыми потерями" времени на организацию (проверку условий окончания). В процессорах Т! для повторения одиночной команды применяется счетчик повторений КС, который загружается командой КРТ и содержилюе которого лекрементируется на каждолз шаге. Пока содержимое КС не равно нулю. значение программного счетчика РС не изменяется.
Для повторения блока колзанд дополнительно существуют регистры начала (КБА) и конца (КЕА) блока команд, в которые записываются адреса первой и послелней повторяемой команды. На кажлом шаге значение программного счетчика РС сравнивается с КЕА; если значение РС становится больше КЕА, в РС переписывается значение К5А и декрементируется счетчик количества повтореиий.
В процессорах С55 имеется лва кол1плекть таких регистров лля организации циклов. В процессорах Молото!а используется команда цикла ВО, которал также работает с рсгзютрамн начала и конца цикла (ЕС и ( А). Аналогичным образом циклы реализуются в процессорах А(з!. 2.2.5. Использование нескольких АЛУ Идея эксплуатации нескольких одновременно работающих функциональных устройств находит свое полное воплощение в некоторых высокопроизвочнтельныл процессорах в форме испсльзовшшя лля выполнения программы нескольких АЛу.
в некоторых случалл полностью идентичных. Привелем примеры использования нескольких АЛз в различных ЦПОС. (з Процессоры Т! С55 имеют лва устройства умножения/накопления, которые позволяют выполнять одновременно: перемножение двух пар опс- Алгоритмы и процессоры цифровой обработки сигналов (лава 2 архитектура цифровых процессоров обработки сигналов ранлов нли одно перемножение с накоплением и одно перемножение и некоторые другие операции. Эти чеиствия в программе оформляются как параллельно выполняемыс команлы.
с3 Процессор ШСЕ1ЧТ 05Р!бххх имеет функциональный бчок. включавший лва умножи геля, двз с гвигзтеля. два устройства выполнения операций нал отле|ьными разрядами, АЛУ н аккул1улятор. Описание работы процессора приведено в рпзд. 242. л3 Процессоры А0! А08Р-21160 и А0$Р-ТЯОО! Т)йег8НАКС имеют по лва узла. каждый пз которых включает репютровый файл, умножитель и АЛУ с возможностями одновременного выполнения операций умножения/накопления или выполнения независимых команд (саь рпзд.
242). с3 Процессоры Мо!ого!з МБС810! используктг ядро ЦПОС Благ Согс БС140. Это ядро имеет четыре параллельно раоотаюших АЛУ (0АШ). кажлое из которых состоит из МАС вЂ” устройства умножения/накопления, устройства обработки отдельных разрядов ВЕ(). Общими для всех АЛУ являются 8 слвигателей и !6 регистров, используемых в качестве источников и получате ~ей операндов и результатов лля всех АЛУ.
Кол~аида лля кажлого АЛУ н некоторых других функциональных устройств представляет собой 16-Разрялное слово. От одной ло шести команд отдельных узлов могут объединяться в олпу общую команлу. Команды отлельиых АЛУ способны включать различные операции нал лвулш операндами, в том числе и умножение с накоплением. Более почробное описание арлитектуры процессора ги.
и резд. 2.4.3. с3 Наибольшее количество АЛУ имеют процессоры пл пформы С6000 фирмы Т!. В них имеется восславь АЛУ. объединенных в две группы по четыре — типа 8, 1, М, О. АЛУ внутри г!з)ппы имеют специзлизацщо: М прелназначеп для выполнения операций умножения и умножения е накоплением, 8, 1 и 0 ориентированы на выполнение арифметических операций (си. равд. 243). Слелует отметить, что эффективное использование и полная загрузка нескольких АЛУ достигаются при использовании простых команд типа "регистр, регистр — л регистр" (сц. разд.
226). Лальнейшзм Развитием плен использования нескольких АЛУ является объелинение нескольких ЦПОС в одном кристалле. О П!юиессор А01 АКР-2192 объечиняет двз независимых ЦПОС, плгеющих общую и локальные области палшти. П Процессор Т! С5441 имеет внутри кристалла четыре «др» С54х с локальными и общей областями памяти.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
