Диссертация (1091051), страница 3
Текст из файла (страница 3)
Минимизацияэлементов ЗУ и возможности их масштабирования приобретают все большуюактуальность. В данной главе будет представлен обзор современного состоянияиндустриимикроэлектроники,рассмотренытенденцииееразвитияипредставлены результаты анализа современной элементной базы ЗУ.1.1 Современное состояние индустрии микроэлектроники1.1.1 Тенденции развития рынка микроэлектроникиНа протяжении последних 20 лет производство изделий микроэлектроникиразвивается впечатляющими темпами.
На сегодняшний день около 90% всехинновационныхтехнологийоснованонамикроэлектронныхрешениях.Полупроводниковые устройства все больше интегрируются в повседневнуюдеятельность человека. По данным аналитического агентства Gartner объем рынкамикроэлектроники за 2011 год составил 285.8 миллиардов $ [1].
К заявленномупериодусущественно(Рисунок 1.1).возросланоменклатуравыпускаемыхизделий121%ЗИС/Специализированные ИССенсоры20%Аналоговые устройства28%Дискретные устройства5%Транзисторы\диодыМикропроцессоры14%5%Микроконтроллер5%21%Память1%Оптоэлектронные устройстваРисунок 1.1 – Состояние мирового рынка микроэлектроники за 2011 год [1-5]Анализ мирового рынка полупроводниковых изделий в период с 2010 по2014 год показал динамику его роста на 35% (Рисунок 1.2) [1-5].2010259,7285,82011201220132014325,4313,3349,4Мировой рынок полупроводниковых изделий (млрд $)Рисунок 1.2 – Динамика роста мирового рынка полупроводниковых изделий с2010 по 2014 год [5]Сегодняочевиднымстановится,чтофункциональныевозможностиклассической микроэлектроники достигают своего предела.
Только с внедрениемсовершенно новых технологий возможен дальнейший прогресс в вычислительныхмощностях. За последние 15 лет характеристики основных технологическихпараметров ИМС претерпели существенные изменения (Таблица 1.1) [4].13Таблица 1.1 – Динамика изменений основных параметров ИМС [4,5]ГодТопологическая норма (нм)Напряжение (В)Количество транзисторов на кристалле(млн. шт.)Количество слоевУсредненный размер проводника (нм)I/O сигналыЧастота (ГГц)Максимальная мощность (Вт)20011301.1-1.22004901-1.22007650.7-1.12010450.6-12013320.5-0.92015220.4-0.91933857731564309261848-10450102416841309-132751024399016010-141951024673919010-1413512801151121810-159514081934825111-15651472287512881.1.2 Технологические особенности производства современных ИМСВ последней опубликованной к настоящему времени маршрутной картеInternational Technology Roadmap for Semiconductors (ITRS) – 2013 уровниежегодно достигаемых минимальных размеров элементов и критерии ихмасштабирования прогнозируются до 2028 года.
Согласно ITRS-2013, пределоммасштабированиястанутминимальныеразмерыэлементовклассическихМДП-структур, составляющие 11–22 нм [6].Процесс развития полупроводниковой элементной базы приведен напримеретехнологическихрешенийлидеровполупроводниковойпромышленности (Таблица 1.2).Таблица1.2–Полупроводниковаяэлементнаябазаведущихпроизводителей ИМС [7-10]ТехнологияIntelSamsungTSMCGlobal FoundriesГодаIntel/Samsung идр.SiGeтранзисторHigh-k MetalGate-транзисторвторое поколениеHigh-k Metal GateTri-Gateвторое поколениеTri-Gate90 нм65 нм65 нм65 нм45 нм32 нм32 нм32 нм32 нм28-20 нм28-20 нм28-22 нм22 нм14 нм16 нм14 нм15 нм10 нм10 нм10 нм2004/20072007/20112010/20112012/20152014/2016Рассмотрены примеры основных технологических решений производстватранзисторов ведущих мировых компаний Intel и Samsung (Рисунок 1.3,1.4).14Рисунок 1.3 – Основные виды современных транзисторов [11-16]На ряду с вышеперечисленными компаниями одним из мировых лидеровмикроэлектроники является фирма Taiwan Semiconductor Manufacturing Company(TSMС)–крупнейшийконтрактныйпроизводительполупроводниковыхмикросхем, на долю которого приходится 48,8 % мирового рынка [17].Рисунок 1.4 – Транзистор компании Intel выполненный по технологии 45 нм15Основными технологиями в настоящее время являются:Транзистор с внедрением SiGe (SiGe-transistor)ПрименениеSiGeканалаувеличиваетскоростныехарактеристикитранзистора за счет более высокой подвижности дырок (Рисунок 1.5).Рисунок 1.5 – МОП транзистор с SiGe каналомВ чипах с топологической нормой 65 нм толщина слоя, изолирующегозатвор транзистора от канала, сократилась до 1,2 нм, т.е.
до 5 атомов.Масштабировать подзатворный изолятор дальше становится невозможным [18].Транзистор с применением изолятора с высокой диэлектрическойпроницаемостью и металлическим затвором (High-k Metal Gate-transistor)Чтобы перейти на норму в 45 нм, потребовалось заменить в подзатворномизоляторедиоксидкремниянаматериалсвысокойдиэлектрическойпроницаемостью (High-K), что позволило уменьшить ток утечки. МатериалыHigh-K плохо сочетаются с поликристаллическим кремнием, из которогоизготавливался затвор. Для решения проблемы сочетания материалов затворстали изготавливать из металлического сплава Al и Ti. За счет использования слояоксинитрида кремния-гафния толщиной 3 нм в технологическом процессе 45 нмудалось уменьшить утечку тока в 200 раз.
Сопротивление металлического затвораниже сопротивления поликристаллического кремния, что ускоряет переключениетранзистора [19]. Для борьбы с токами утечки и улучшения подпороговой вольтамперной характеристики транзистора существуют и другие технологическиерешения:а) Транзистор, построенный с использованием технологии «кремний наизоляторе» с частично обедненным каналом (Partially Depleted SOI, PDSOI).16а)б)Рисунок 1.6 – Транзисторы, построенный с использованием технологии «кремнийна изоляторе»Исток и сток вместе с разделяющим их каналом перенесены с кремниевойподложки на слой оксида (Рисунок 1.6(а)). В таких транзисторах наблюдаетсяэффект плавающего напряжения (Floating Body), оказывающий электрическоевлияние на инверсионный слой и ухудшающий подпороговую кривую [20].б) Транзистор с полностью обедненным каналом (Fully Depleted SOI,FDSOI) (Рисунок 1.6(б)).
Токи утечки между истоком и стоком транзистора приэтом устранить удается полностью. Отсутствует эффект плавающего напряжения.Но для данной технологии необходимы пластины с чрезвычайно тонким слоемизолятора, что влечет удорожание производства на 10%. Существует такжевтороепоколениеHigh-kMetalGateтранзисторовсулучшеннымихарактеристиками по току утечки и масштабируемости за счет новых сплавовметаллов и внедрения новых диэлектрических материалов [21].Тройной затвор (Tri-Gate)На схеме транзистора Tri-gate (Рисунок 1.7) видно, что на кремниевойподложке (Silicon Substrate), отделенной от металлического затвора (Gate) слоемизолятора (Oxyde), появилось высокое вертикальное ребро (Silicon Finкремниевый плавник).
Затвор окружает это ребро с трех сторон. В местахсоприкосновения затвора с кремниевым плавником присутствует подзатворныйдиэлектрик High-K (на схеме обозначен желтым). По обе стороны от затвора в17ребре путем легирования создаются исток и сток. Область между ними,вследствие малой толщины ребра, становится полностью обедненной.
Фактическитакой транзистор можно считать имеющим не один, а три затвора – по бокам исверху ребра, отсюда и происходит его название Tri-gate.Рисунок 1.7 – Tri-gate транзисторПреимуществом Tri-gate транзистора является устраненный ток утечки засчетполностьюобедненногоканала,чтоприблизилоподпороговуюхарактеристику к идеальной и позволило повысить скорость переключениятранзистора.
Так же возросло, по сравнению с планарным транзистором,поперечное сечение инверсионного слоя (на схеме – красный). Как следствие,транзистор способен пропускать больший ток, или при том же токе уменьшаетсяего плотность вместе с соответствующим током утечки в затвор. В отличие отFDSOI, технология Tri-gate значительно дешевле в производстве – себестоимостьтранзисторов возрастает всего на 2-3% [22].Проведен анализ распределения ИС с различными топологическиминормами в общем объёме микроэлектронной продукции по состоянию на 2013 год(Рисунок 1.8) [21].18≤ 28 нм11%>0,13мкм - ≤ 0,18 мкм21%0,13 мкм17%90 нм19%17%7%8%65 нм40/45 нм>0,18 мкмРисунок 1.8 – Распределение ИС по топологическим нормам [2,4,5,17,22]По данным ITRS-2013, через 5-10 лет стоит ожидать появления приборовработающих на совершенно новых физических принципах [23].1.1.3 Перспективные технологические решения в микроэлектроникеК концу периода, заявленного ITRS-2013, 2D масштабирование достигнетфундаментальных ограничений.
В отношении логики и запоминающих устройствизучают возможность использования вертикального масштабирования (3D),которое реализуется посредством межкремниевых соединений (TSV – Throughsilicon via) (Рисунок 1.9) [24].Рисунок 1.9 – Основные виды 3D-масштабирования [24]19Значительная часть исследований в настоящее время сосредоточена наматериалах III-V группы и особенно Ge (Таблица 1.3) [25-27].Таблице 1.3 – Перспективные полупроводникиШириназапрещеннойзоныСвойстваАрсенидгаллия (GaAs)1,424 эВРабочая частота может превышать600ГГцФосфидиндия (InP)1,34 эВМолибденит(MoS2)1,8 эВМатериалМикроэлектроникаОбласть примененияДиэл.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
