Кроме того, слои X и Y коммутационного элемента содержат трассы, как для внутренних, так и для внешних связей. Поэтому суммарное число трасс на слоях X и Y можно представить отдельными суммами, а именно:

(6.14) (6.15)

где:

Т_xi, T_yi – число трасс в коммутационном элементе направления X и Y, необходимое для размещения внутренних связей;

Т_xi, T_yi – число трасс в коммутационном элементе направления X и Y, необходимое для размещения внешних связей.

Главной задачей при расчете трассировочной способности коммутационного элемента является определение значений параметров Т_xi, T_yi, Т_xi, T_yi, зависящих от компоновочных параметров логической схемы, параметров конструкции (включая способы компоновки внешних контактов) и способов проектирования межсоединений. С учетом изложенных ранее основных положений методики значения числа трасс на слоях X и Y для внутренних и внешних связей определяются с помощью приведенных ниже формул:

(6.16)

(6.17) (6.18) (6.19)

Таким образом, зная параметры логической схемы по числу внутренних и внешних связей, определенные заранее геометрические размеры и значения коэффициентов оптимизации процессов проектирования и эффективности использования трасс, можно с достаточно высокой достоверностью определить трассировочную способность коммутационного элемента, которой должна обладать его конструкция с любым предварительно заданным расположением внешних контактов на любом уровне компоновки устройства.

Вместе с тем, трассировочную способность коммутационного элемента целесообразно определять в расчете на его единичное монтажное поле (т.е. зону размещения одного монтажного элемента, ограниченную шагом его размещения по X и Y, см. рис. 6.1). В этом случае трассировочная способность единичного монтажного поля (ЕМП) определяется как:

(6.20) (6.21)

где

t_xi, t_yi – общее число трасс в ЕМП направления X и Y;

M_xi, M_yi – число элементов, расположенных на коммутационном основании по осям X и Y, составляющих матрицу: M_xi  M_yi = M_i.

Расчет трассировочной способности позволяет определить ряд других принципиально важных параметров конструкции коммутационного элемента. При известном числе трасс в ЕМП можно определить:

• либо необходимое число логических слоев в коммутационном основании при заданных условиях трассировки соединений;

• либо параметры условий трассировки соединений в коммутационном основании при заранее заданном числе логических слоев.

Эта задача может быть решена, используя выражения:

(6.22) (6.23)

либо:

(6.24) (6.25)

Здесь:

n_слxi, n_слyi – необходимое число логических слоев в коммутационном основании с направлением проводников X и Y. При этом общее число логических слоев составляет: n_слi = n_слxi + n_слyi.

t_x1i, t_y1i – число трасс на одном слое ЕМП направления X и Y, которое может быть реализовано в конструкции коммутационного основания при заданных условиях трассировки соединений (в частности, при заданном шаге трассировки, числе проводников между минимально расположенными друг от друга отверстиями) и с учетом необходимого числа и расположения монтажных и переходных отверстий.

Важное значение при расчете трассировочной способности и числа логических слоев в конструкции имеет параметр, характеризующий эффективность использования трасс для внутренних связей. Его значение целесообразно определять в зависимости от относительного числа переходных отверстий в конструкции, используя эмпирическое выражение:

, (6.26)

где:

е – основание натурального логарифма, е = 2,718;

K_отвi – относительное число переходных отверстий в конструкции ЕМП, определяемого отношением: K_отвi = N_поi / N_моi, где N_поi и N_моi – число переходных и монтажных (основных) отверстий в конструкции ЕМП коммутационного элемента соответственно;

Э_maxi – максимально возможное значение эффективности использования трасс в конструкции коммутационного элемента, зависящее от способа проектирования (ручной или машинный) и уровня компоновки устройства. Для большинства случаев эти значения составляют:

Э_maxi = 0,55 – 0,6 – при машинном проектировании подложек МКМ и МПП функциональных узлов, блоков и устройств на БИС (i = 3 – 5);

Э_maxi = 0,75 – 0,8 – при машинном проектировании кристаллов БИС и СБИС (i = 1 – 3) и ручном проектировании МПП на ИС (i = 2 – 3).

Глава 7. СИСТЕМНОЕ БЫСТРОДЕЙСТВИЕ ЭЛЕМЕНТОВ И УСТРОЙСТВ ЭВМ И МЕТОДИКА РАСЧЕТА ЕГО ПАРАМЕТРОВ

7.1. Параметры системного быстродействия

Быстродействие операционных устройств ЭВМ (напр., АЛУ процессора) определяется длительностью выполнения операций (арифметических, логических), характеризующей цикл обработки или обмена информацией в устройствах ЭВМ. В процессе выполнения операций информационный сигнал проходит по цепи преобразования информации, проходя через каскады логических элементов и линиям связи. Поэтому в цикле обмена или обработки информации полное время выполнения операции в устройстве, содержащем i‑уровней компоновки, (Т₀) представляет собой сумму времен логического преобразования информации в логических элементах (Т_лэ) и передачи информации по линиям связи (Т_св). В общем виде можно записать:

(7.1)

Первая составляющая времени выполнения операции Т_лэ представляет собой сумму задержек прохождения сигнала только в каскадах логических элементов, входящих в логическую цепь преобразования информации, и в общем виде может быть представлена как:

, (7.2)

где:

_лэi – время преобразования (задержки) сигнала в одном каскаде логических элементов (ЛЭ) на i‑м уровне;

h_i – число каскадов элементов (каскадов ЛЭ, ФЭ, ФУ и т.д.) в цепи преобразования на i‑м уровне компоновки;

– произведение числа каскадов элементов по всем уровням компоновки, равное общему числу каскадов ЛЭ в цепи преобразования, выраженное числом ЭЛЭ и равное Н_i = H.

С учетом понятия средней задержки в каскаде ЛЭ (применительно к модели, характеризующейся типовым средним значением _лэ) выражение (7.2) может быть представлено в виде:

(7.3)

Вторая составляющая времени выполнения операции Т_св представляет собой сумму задержек сигнала в логических цепях между каскадами ЛЭ, ФЭ, ФУ и т.д., входящими в общую цепь преобразования информации, и с учетом различия параметров межкаскадных цепей по уровням компоновки устройства в общем виде может быть представлена как:

(7.4)

где:

T_свi – суммарная задержка сигнала в логических цепях между каскадами элементов (напр., между каскадами ФЭ или ФУ) на i‑м уровне компоновки, входящих в цепь преобразования информации в устройстве;

t_цij – время задержки сигнала в одной j‑й межкаскадной логической цепи на i‑м уровне компоновки устройства.

С учетом понятия модели логической цепи и средних значений ее параметров на соответствующих уровнях компоновки суммарное время задержки сигнала в межкаскадных цепях устройства, входящих в общую цепь преобразования информации, может быть представлено несколько упрощенным выражением:

(7.5)

или, учитывая, что h_i = H_i /H_i-1, а для всего устройства H_i = H, получим:

(7.6)

где Н_i-1 – число каскадов ЛЭ (выраженных в ЭЛЭ) в цепи преобразования информации на (i‑1) уровне компоновки устройства.

В результате полное время выполнения операции в устройстве составит:

(7.7)

или, поделив правую и левую части равенства на “H”, получим:

или (7.8) (7.9)

где ; . (7.10)

Параметры, входящие в выражение (7.9) являются основными системными параметрами устройства, характеризующие его быстродействие, в том числе на любом i‑м уровне компоновки. В частности, сюда относятся:

_лэ – собственная (схемная) задержка логического элемента (или типовая задержка ЭЛЭ, применительно к его модели);

_св – конструктивная задержка логического элемента в устройстве ЭВМ. Она представляет собой время задержки сигнала в линиях связи цепи преобразования информации, приходящееся на один каскад ЛЭ;

_c – системная задержка логического элемента в устройстве ЭВМ, равная сумме схемной и конструктивной задержек. Она представляет собой время выполнения операции (или время прохождения сигнала по всей цепи преобразования информации), приходящееся на один каскад ЛЭ.

Логические элементы в устройствах ЭВМ, кроме понятия “время задержки”, характеризуются также понятием “быстродействие”. В соответствии с тремя видами задержки ЛЭ (_лэ, _св, _c) различают три вида его быстродействия, представляющие собой параметры, обратные задержкам, а именно:

f_лэ = 1/_лэ – схемное быстродействие ЛЭ,

f_св = 1/_св – конструктивное быстродействие ЛЭ,

f_c = 1/_c – системное быстродействие ЛЭ.

Каждый из приведенных видов быстродействия логического элемента представляет собой определенную характеристику быстродействия устройства в целом.