Так, если схемное быстродействие ЛЭ характеризует собственную частоту переключения самого логического элемента в устройстве, то конструктивное быстродействие ЛЭ косвенно характеризует быстродействие конструкции устройства, как в целом, так и на всех его структурных уровнях и отражает уровень плотности компоновки, плотности электромонтажа и степень интеграции элементов. Системное же быстродействие ЛЭ представляет собой комплексную (системную) характеристику ЛЭ, в которой учтены как параметры логических элементов, так и параметры конструкции устройства на всех его структурных уровнях. Поэтому приведенные выше параметры по задержке и быстродействию ЛЭ в устройстве являются одновременно и системными параметрами устройства, или параметрами системного быстродействия устройства.

При известных параметрах конструкции устройства, способах электромонтажа связей и параметрах элементной базы можно рассчитать значение конструктивной задержки ЛЭ и тем самым оценить достаточность быстродействия конструкции устройства. И наоборот, при заданном значении конструктивной задержки ЛЭ (или конструктивного быстродействия) можно расчетным путем сформулировать (и в дальнейшем обеспечить) требования к плотности компоновки, длинам связей, степени интеграции микросхем и др. Важное значение имеет возможность проведения оптимизации соотношения между конструктивным и схемным быстродействием, что широко используется при практическом проектировании конструкций ЭВМ.

Вместе с тем, следует отметить и другие аспекты понятия “быстродействие”. На практике, при проектировании конструкций электронных устройств, широко используют такие понятия как “функциональное” и “тактовое” быстродействие устройства. Эти виды взаимосвязаны и их характеристики определяются через параметры системного быстродействия.

Функциональное быстродействие (F_ф) определяется общим временем прохождения сигнала от входа в устройство до выхода из него, т.е. соответствует полному времени обработки информации в устройстве Т₀, и представляет собой отношение системного быстродействия ЛЭ (f_с) к общему числу каскадов ЛЭ (H) в цепи обработки информации, т.е.:

(7.11)

Вместе с тем, полное время обработки информации в устройстве (Т₀), характеризующееся общим числом каскадов ЛЭ (H), может быть разделено на “k” равных частей (машинных тактов), каждая из которых будет характеризоваться значительно меньшим, но равным числом каскадов ЛЭ (Н_т) и временем обработки (Т_т), т.е.:

; . (7.12)

Это обстоятельство предопределяет различие и связь понятий функционального (соответствующего полному времени обработки) и тактового (соответствующего частичному времени обработки – машинному такту) быстродействия устройства. Это означает, что тактовое быстродействие, аналогично функциональному, также взаимосвязано с системным быстродействием ЛЭ и представляет собой отношение последнего к числу каскадов ЛЭ в машинном такте, т.е.:

или (7.13) (7.14)

где k – количество машинных тактов в полном времени обработки информации, k = 1, 2, 3, …

Как видно из приведенных выражений, максимальному значению быстродействия устройства соответствует системное быстродействие ЛЭ, а минимальному – функциональное быстродействие. Тактовое быстродействие занимает промежуточное значение и зависит от числа каскадов ЛЭ в машинном такте. Все виды быстродействия являются одними из важных показателей технического качества устройства. Так, например, при одинаковой степени интеграции двух БИС меньшему значению числа каскадов H в одном из них будет соответствовать большее системное (f_c) и большее функциональное (F_ф) быстродействие, что может свидетельствовать о более высоких его технических характеристиках. Однако при этом не надо забывать о числе внешних контактов, которое может быть значительно большим в той конструкции БИС, где быстродействие выше.

Определение параметров как функционального, так и тактового быстродействия базируется в основном на расчете параметров, характеризующих системную задержку ЛЭ в устройстве. При этом особое значение имеет учет фактора многоуровневости его конструкции.

Приведенные выше формулы для определения конструктивной и системной задержки ЛЭ, а также параметров их быстродействия являются справедливыми для любого варианта компоновки устройства, что позволяет представить эти аналитические выражения, применительно к i‑му уровню компоновки, в новом виде, а именно:

, (7.15)

или (7.16)

При этом параметры соответствующего быстродействия можно представить в виде:

, , . (7.17) (7.18) (7.19)

7.2. Методика расчета параметров системного быстродействия

Методика расчета всех видов быстродействия заключается, главным образом, в расчете системной задержки ЛЭ. При этом важным моментом на каждом уровне компоновки устройства являются расчеты задержки сигнала в межкаскадных логических цепях и числа каскадов ЛЭ в цепи обработки информации.

Расчет задержки в логических цепях связан с представлением логических цепей в виде абстрактных моделей, в которых физическая длина цепи (L_цi) определяется как произведение средней длины связи (l_свi) на среднее число связей в цепи (n_свi), т.е.:

.

Методы расчета средней длины связи и длины цепи с учетом оптимизации процессов трассировки соединений и размещения элементов приведены в пп.6.2 и 6.3. Правило определения среднего числа связей в цепи, основанное на использовании результатов расчета параметров модели логической схемы, приведены в главе 5.

Для определения числа каскадов элементов (h) и числа каскадов ЛЭ (H) на соответствующих уровнях компоновки используются соотношения системной взаимосвязи, приведенные в главе 3.

Вместе с тем, расчет времени задержки в логических цепях, расположенных на разных уровнях компоновки устройства, имеет свои особенности, связанные с необходимостью учета типа линий связи: с активными потерями (напр., RC‑цепи в кристаллах БИС, СБИС и кремниевых подложках МКМ) или без потерь (напр., LC‑цепи в конструкциях большинства МПП). Поэтому эти особенности могут быть учтены использованием при расчете следующих формул:

– для логических цепей с потерями (i = 1 – 3):

, (7.20)

где: R_вых – выходное сопротивление ЛЭ;

R₀ – погонное сопротивление проводников логической цепи;

С₀ – погонная емкость проводников логической цепи.

– для логических цепей без потерь (i = 2 – 4 и более):

, (7.21)

где: t₀ – погонная задержка сигнала в линиях связи, определяемая скоростью света и диэлектрической проницаемостью среды;

К_z – коэффициент замедления распространения сигнала в логических цепях, значение которого рекомендуется принимать:

К_z = 1,2 – для плоскостной конструкции устройства;

К_z = 1,5 – для объемной конструкции устройства.

Рассмотренные методы расчета предназначены, главным образом, для практического применения при электронном конструировании узлов, блоков и устройств, а также БИС и СБИС. Вместе с тем, они особенно полезны для использования при исследовании и прогнозировании широкого спектра параметров перспективных конструкций элементов и устройств ЭВМ в зависимости от заданного быстродействия и наоборот.

Глава 8. ПРИМЕРЫ ПРАКТИЧЕСКИХ РАСЧЕТОВ КОМПОНОВОЧНЫХ ПАРАМЕТРОВ ЛОГИЧЕСКИХ СХЕМ И КОНСТРУКЦИЙ

8.1. Пример расчета основных компоновочных параметров логической схемы обрабатывающего устройства ЭВМ

Условие задачи:

Рассчитать значения основных (первичных) компоновочных параметров логических схем (схемных параметров конструкции) обрабатывающего устройства ЭВМ при следующих исходных данных:

• устройство включает 4‑е уровня компоновки: i = 1, 2, 3, 4;

• общий функциональный объем (максимальная эффективно используемая интеграция) устройства (N_max) составляет: N_max = N₄ = 125000 ЭЛЭ;

• интеграция элементов на 1‑м уровне компоновки характеризуется значением:
  N₁ = M₁ = 10 ЭЛЭ;

• число структурных элементов на втором, третьем и четвертом уровнях составляет:
  M₂ = 50 (что соответствует N₂ = 500 ЭЛЭ),
  M₃ = 10 (что соответствует N₃ = 5000 ЭЛЭ),
  M₄ = 25 (что соответствует N₄ = N_max = 125000 ЭЛЭ).

Расчет параметров произвести для двух основных принципов компоновки устройства: “общепроцессорного” и “микропроцессорного” и сравнить соответствующие значения схемных параметров по числу внешних контактов и числу каскадов элементов, выраженных в ЭЛЭ.

Метод компоновки элементов на всех уровнях – матричный.

Результаты расчета представить в табличной форме, отражающей в соответствии с четырьмя уровнями все 4‑е варианта компоновки устройства: одноуровневый (i = 1), двухуровневый (i = 1, 2), трехуровневый (i = 1, 2, 3) и четырехуровневый (i = 1, 2, 3, 4).

Решение

1. При расчете основных (первичных) компоновочных параметров логических схем устройства использована система компоновочных соотношений, приведенная в п. 4.4 для матричных (классических) методов компоновки элементов.

2. Результаты компоновки и расчета параметров с учетом заданных условий и исходных данных представлены в виде двух специальных таблиц, а именно: табл. 8.1 и табл. 8.2 (соответственно для общепроцессорного и микропроцессорного принципов компоновки элементов), которые приведены ниже.

Таблица 8.1.

Табличное представление результатов расчета первичных компоновочных параметров
обрабатывающего устройства ЭВМ с общепроцессорным принципом компоновки элементов.

3. Сравнение значений параметров m_i и H_i, приведенных в таблицах 8.1 и 8.2 показывает, что при общепроцессорном принципе компоновки имеет место значительное и по существу технически не реализуемое увеличение значений числа внешних контактов в устройстве, что в определенной мере объясняет причину появления микропроцессорного принципа, при котором соответствующие значения числа внешних контактов намного ниже и технически реализуемо.