СХЕМОТЕХНИКА ЭВМ_18.2.17 (855859), страница 12
Текст из файла (страница 12)
Обобщенное представление описаний трех частей автомата [не понятно что к чему]
| Автомат Мура | Автомат Мили |
| out_sig=f (state); nexstate=Ф (in_sig, state); state = nexstate when posedge of clk; | out_sig=f (state, in_sig); nexstate=Ф (in_sig, state); state = nexstate when posedge of clk; |
Классическими средствами описаний конечных автоматов являются таблицы переходов и таблицы выходов ( иногда эти две таблицы совмещают в одну- совмещенную таблицу переходов и выходов), а также граф- схемы или диаграммы состояний автоматов .
Эти средства ниже иллюстрируются на примере простейшего автомата Мура, так называемого D-триггера. Его УГО представлено на рисунке .
УГО D-триггера, слева- по ЕСКД, справа зарубежное
Этот автомат имеет два состояния : S0 и S1. Его входные сигналы – сигнал данных D и синхросигнал С , выходной сигнал Q. Косая черта у сигнала С (вариант ЕСКД) означает, что активным является фронт сигнала (перепад из 0 в 1).
Граф-схема автомата Мура, задающая D – триггер, представлена ниже на рисунке слева. Дуги направленного графа обозначают переходы из одного состояния в другое и помечены значениями входного сигнала D. При соответствующем значении D и наличии фронта синхросигнала С автомат переходит в соответствующее состояние. Состояния автомата представлены вершинами графа (кружочками). Внутри каждой вершины указано состояние автомата ( S0 ,S1) и после косой черты - выходной сигнал, соответствующий этому состоянию.
Совмещенная таблица переходов и выходов автомата D – триггера представлена на рисунке справа. Сбоку слева указаны значения входа D. Над таблицей указаны старые состояния автомата. В клетках таблицы указаны новые состояния автомата и после косой черты - выходные сигналы автомата.[не понятна таблица состояний]
Граф схема автомата D-триггера и совмещенная таблица переходов и выходов
Другим способом задания работы автомата, в примере D-триггера, является матрица переходов (ниже рисунке слева), где в первом столбце значения входа D, в столбце Qt-1 – состояние триггера на предыдущем такте; Qt – в текущем. Состояние автомата S0 закодировано как 0, состояние S1-как 1.
Матрица переходов автомата D-триггера (слева) и ее обычная форма представления (справа) в справочниках по микросхемам [требуется рахяснение матрицы]
В отечественных справочниках по микросхемам обычно приводится УГО D-триггера и другая форма матрицы переходов (рисунке справа), в которой представлены входной сигнал D , синхросигнал С и выходной сигнал, совпадающий с состоянием триггера Q. Для обозначения фронта синхросигнала С (перехода из 0 в 1) используется символ [переделать гарфическое представление]
, для обозначения произвольного значения сигнала символ Х. Обозначение Qt-1 применяется для столбца таблицы со старыми состояниями триггера и совпадающего с ним выходного сигнала, обозначение Qt- для нового состояния и совпадающего с ним значения выходного сигнала.
Применительно к D-триггеру три компонента описания автомата
превращаются в такие упрощенные формулы:
out_sig=Qt; // выходной сигнал равен состоянию D-триггера
nexstate =D; // вход D определяет будущее состояние D-триггера
Qt = nexstate when posedge ( C) else Qt-1;// состояние D- триггера изменяется только по фронту синхросигнала С.
Еще одним способом описаний автоматов является их описание на HDL.В примере дан один из вариантов HDL- описания D-триггера , в котором три компонента описания автомата в таком простом случае заменены одним оператором установки выходного сигнала Q и тестирующей программы. Состояние автомата изменяется только по фронту синхросигнала С ( на VHDL обозначается как - rising_edge ( C ), а иначе оно остается старым.
Один из вариантов VHDL- описания D-триггера
| library IEEE; use IEEE.std_logic_1164.all; [1][2] entity DFF is port (D, C: in std_logic; Q: out std_logic); end DFF; architecture BEH_ of DFF is begin Q<=D when rising_edge ( C ) else Q; end ; |
.
4.2. Триггеры.
Триггер – логический элемент с двумя устойчивыми состояниями. Состояние триггера определяется логическим уровнем выходного сигнала на прямом выходе (лог. "0" или лог. "1"). Переключение триггера из одного состояния в другое происходит под действием входных сигналов.
Триггер содержит один или несколько входов, обозначаемых символами R, S, K, J, T, D, C, V, и выход, обозначаемый символом Q.
Классификация большого числа разработанных к настоящему времени видов триггеров проводится в основном по типу информационных входов и по динамическим характеристикам.
1. Классификация по типу информационных входов:
Типы информационных входов:
R – вход сброса (Q = 0);
S – вход установки (Q = 1);
К – вход сброса триггера (Q = 0);
J – вход установки триггера (Q = 1);
Т – счетный вход;
D – информационный вход, переключение триггера в состояние, соответствующее логическому уровню на этом входе;
С – управляющий (синхронизирующий, стробирующий[уточнить]) вход;
V – вход для блокирования триггера с целью сколь-угодно длительного хранения ранее записанной информации.
В соответствии с типами входов, триггеры называют:
RS – триггер;
Т – триггер;
D – триггер;
JK – триггер;
DV – триггер;
TV – триггер.
2. Классификация по динамическим характеристикам:
По моменту реакции на входной сигнал триггеры подразделяются на:
– Асинхронные – изменяют свое состояние непосредственно в момент изменения сигнала на его информационных входах( другое название таких триггеров- триггер-защелка);
– Синхронные – меняют свое состояние лишь в определенные (тактовые) моменты времени. Моменты изменения состояния триггера соответствуют активному значению сигнала на синхронизирующем входе C.
Синхронные триггеры по виду активного логического сигнала на С-входе триггера подразделяются на:
– управляемые уровнем синхронизирующего сигнала или триггеры с потенциальным управлением;
– управляемые фронтом или спадом синхронизирующего сигнала или триггеры с динамическим управлением;
– двухступенчатые триггеры или триггеры с импульсным управлением.
4.2.1 Асинхронный RS-триггер-защелка.
А
синхронным RS триггером называется следующая схема, собранная на двух логических элементах И-НЕ или ИЛИ-НЕ и охваченная положительной обратной связью. Сигналы на входы асинхронного триггера могут приходить в произвольные моменты времени.
| R | S | Qt | Q |
| 0 | 0 | Qt-1 | Q |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
t
Рис. 4.1 Асинхронный RS-триггер на элементах ИЛИ-НЕ.
Исследуем работу триггера.
1. Пусть на вход S DD2 подается сигнал 1, а на вход R DD1 – сигнал 0. Тогда на выходе 
появится сигнал 0, а на выходе Q – сигнал 1. Если теперь сигнал 1 с входа S снять, то схема останется в прежнем состоянии за счет цепей обратной связи, при этом на прямом выходе Q остается сигнал 1. Это установка триггера.
2. Пусть на вход R DD1 подается сигнал 1, а на вход S DD2 – сигнал 0. Тогда на выходе Q появится сигнал 0, на входе – сигнал 1. . Если теперь сигнал 1 с входа R снять, то схема останется в прежнем состоянии за счет цепей обратной связи, при этом на прямом выходе Q остается сигнал 0. Это сброс триггера.
3. Если сигналы ни на один из входов не подаются, то триггер сохраняет текущее состояние.
4. Логические элементы триггера переключаются последовательно. Реальные логические элементы имеют задержку распространения сигнала(Tpd_elem). Поэтому возможны малые промежутки времени, в которых логические элементы находятся в одинаковом состоянии.
5. Время установления RS-триггера равно
Tpd_rs=2* Tpd_elem
Если одновременно подать на входы сигналы R = 1 и S = 1, то выходы окажутся в состоянии Q = = 0. Такая комбинация входных сигналов R = 1 и S = 1 является запрещенной для RS- триггера на элементах ИЛИ-НЕ. Запрет означает лишь то, что если после входной комбинации значений сигналов R = 1 и S = 1 подать комбинацию R = 0 и S = 0, то в триггере возникают так называемые гонки[подробное описание их и стоит их дать раньше] сигналов и состояние, в которое триггер перейдет, определяется соотношением задержек в его элементах. Интересно, что так как при моделировании эти задержки считаются равными, то состояние триггера все время будет меняться, что при моделировании схем без учета задержек может вызвать останов моделирования. А при моделировании с учетом задержек - генерацию последовательностей состояния выходов триггера 00-11-00-11 и тд..
Временная диаграмма работы RS-триггера элементах ИЛИ-НЕ приведена на рис. 4.2.
Рис. 4.2. Временная диаграмма RS-триггера-защелки элементах ИЛИ-НЕ.
Важным временным параметром цифровой схемы,как уже отмечалось, является Время задержки распространения сигнала(Tpd-propagation delay time). Это время, необходимое для изменения выходного сигнала после изменения входного сигнала. На рис. 4.2 обозначены два времени задержки :
tpLH(SQ) – время, необходимое для переключения от низкого уровня сигнала к высокому, и
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
