СХЕМОТЕХНИКА ЭВМ_18.2.17 (855859), страница 27
Текст из файла (страница 27)
4. Nx – Ny = p < m. [пример]
Мантисса числа My сдвигается на p разрядов вправо.
5. Ny – Nx = р < m. [пример]
Мантисса числа Mx сдвигается на p разрядов вправо.
Сдвиг мантисс проводится по следующему алгоритму. Число разрядов сдвига p записываются в счетчик. Сдвиг мантисс проводится в регистрах Рег. 1 или Рег. 3 до тех пор, пока в счетчике не окажется ноль. После этого в этих регистра хранятся сдвинутые мантиссы, а общий порядок – в регистре Рег. ПР.
Сложение мантисс имеют следующие особенности.
-
При одинаковых знаках слагаемых модули мантисс складываются в сумматоре SM. Если окажется, что в старшем разряде суммы находится единица, то возникает переполнение, сумма сдвигается вправо, а порядок увеличивается на 1.
Если в старшем разряде порядка появляется единица, то возникает переполнение порядка. В этом случае выдается сигнал прерывания для аварийной остановки программы.
-
При разных знаках слагаемых отрицательное слагаемое передается в регистры Рег. А или Рег. В в обратном коде. После суммирования к сумме добавляется единица.
Нормализация результата проводится аналогично. Особенностью этого случая является возможность исчезновения смещенного порядка. В этом случае результату присваивается ноль.
Замечание. Операции с плавающей запятой являются приближенными.
7.12. АЛУ для умножения чисел с плавающей запятой
Умножение двух чисел с плавающей запятой проводится по следующей формуле
Алгоритм умножения чисел с плавающей запятой
-
Производится сложение порядков чисел;
-
Производится умножение мантисс;
-
Полученное произведение нормализуется.
-
Проверяются условия переполнения или исчезновения порядков. Если возникло переполнение порядка, то оно может исчезнуть после нормализации мантиссы.
Блоки, необходимые для умножения чисел с плавающей запятой, включены в состав схемы АЛУ, представленной на рис. 7.14.
1. Запись исходных данных. В Рег. 1 с шины записывается множимое, в Рег. 2 записывается множимое. Знаки слагаемых запоминаются в специальных триггерах, находящихся в УУ.
2. Пара регистров Рег. 2 и Рег. 2' служат для организации сдвига разрядов множителя в процессе умножения.
3. Мантисса множимого передается в сумматор SM из регистра Рег. А. Регистр Рег. В используется для хранения сумм частичных произведений в процессе последовательного сложения с множимым.
4. Порядки чисел складывается в блоке БлОП, знак числа вычисляется отдельно. Проводится анализ на переполнение.
4. Мантисса произведения нормализуется с коррекцией порядка.
7.13. АЛУ для деления чисел с плавающей запятой
Д
еление двух чисел с плавающей запятой проводится по следующей формуле
Алгоритм деления чисел с плавающей запятой
-
Производится вычитание порядков чисел;
-
Производится деление мантисс;
-
Полученное частное нормализуется.
-
Проверяются условия переполнения или исчезновения порядков. Если возникло переполнение порядка, то оно может исчезнуть после нормализации мантиссы. Знак частного вычисляется отдельно. При вычитании порядков смещение пропадает, поэтому порядок необходимо скорректировать.
Блоки, необходимые для деления чисел с плавающей запятой, включены в состав схемы АЛУ, представленной на рис. 7.14.
1. Запись исходных данных. В Рег. 1 с шины записывается делимое, в Рег. 2 записывается делитель. Знаки слагаемых запоминаются в специальных триггерах, находящихся в УУ.
2. Пара регистров Рег. 2 и Рег. 2' служат для организации хранения и сдвига разрядов частного в процессе деления.
3. Мантисса делителя передается в сумматор SM из регистра Рег. А. Регистр Рег. В используется для хранения делителя.
4. Порядки чисел вычитаются и корректируются в блоке БлОП, знак числа вычисляется отдельно. Проводится анализ на переполнение.
4. Мантисса частного нормализуется с коррекцией порядка.
Контрольные вопросы:
-
Как выполняется сложение чисел в дополнительном коде, поступающих в АЛУ в прямом коде с фиксированной запятой ?
-
Нарисуйте схему , вырабатывающую знак числа при сложении ,если числа поступают в прямом коде.
-
Как перевести число 257 в двоичный код?
-
Как происходит умножение двоичных чисел?.
-
Как представляются числа с плавающей запятой в ЭВМ?
-
Как происходит сложение чисел с плавающей запятой?
7. Какие функции выполняет АЛУ?
8. Какие устройства входят в структуру АЛУ?
9. Способно ли АЛУ хранить результат выполненной операции?
10. Объяснить назначение выводов микросхемы ИП3?
11. Сколько операций и какого характера может выполнить АЛУ ИП3?
Интернет ресурсы
Поисковая система GOOGLE ( www.google.com)
Запросы типа Цифровая схемотехника учебник , лекции по цифровой схемотехнике и т.п. дают большой список электронных учебников и пособий
Энциклопедии по электронике
www.wikipedia.org
Международные стандарты
http://www.accellera.org/
http://www.IEEE.org/
http://www.eda.org
http://www.vhdl.org
Журналы по САПР
www.isdmag.com
www.dacafe.com
www.eda.com
www.eetimes.com
www.soel.ru – журнал Современная Электроника
www.kit-e.ru – журнал Компоненты и технологии
Интернет форумы
http://electronix.ru/forum
Новости, ответы на часто задаваемые вопросы, web ссылки
www.parmita.cjv/vhdl/faq – новости VHDL
www.angelfire.cjv/in/rajesh52/
www.verilog.net/docs – новости VERILOG
eda.org/comp.lang.vhdl/ – FAQ по VHDL
Обучающие порталы, книги, пособия, краткие справочники
http://www.bsuir.by/vhdl/ –VHDL
www.sutherland-hdl.com –VERILOG
www.doulos.com –FPGA,VHDL,VERILOG
http://svenand.blogdrive.com –Проектирование систем на ПЛИС
Ведущие фирмы–производители ПЛИС
www.xilinx.com (www.plis.ru)
www.altera.com
www.lattice.com
Ведущие производители САПР электроники
www.cadence.com
www.synopsys.com
www.mentor.com
www.aldec.com
www.mathworks.com – пакеты МАТЛАБ и Симулинк
Сайты ведущих фирм –производителей компонент, микросхем памяти
www.cypress.com
www.micron.com
www.idt.com
www.intel.com
www.denaly.com
www.samsung.com
www.atmel.com
www.amd.com
Открытые проектные решения, модели
www.opencores.org
www.fmf.org – VHDL -VITAL модели
Отдельные вопросы проектирования
www.powerforward.org
www.edacafe.com/books/TransEDA/index.php
www.tannereda.com
ЛИТЕРАТУРНЫЕ ИСТОЧНИКИ
1. Уэйкерли Дж.Ф. Проектирование цифровых устройств, том 1 и 2. Постмаркет, Москва, 2002. -543, -528.
2. Harris D. M., Harris S. L. Digital Design and Computer Architecture © Elsevier, Inc.2013. ISBN 978-0-12-394424-5. . —660 p. Русская электронная версия этой книги (Цифровая схемотехника и архитектура компьютера) может быть загружена с сайта http://easyelectronics.ru/files/Book/digital-design-and-computer-architecture-russian-translation.pdf
3 Угрюмов Е.П. Цифровая схемотехника .Учебное пособие. Издание 3. СПБ.:BXB Петербург,2010. -816 с.
4. Амосов В.В. Схемотехника и средства проектирования цифровых устройств. Учебное пособие.–СПБ.: БХВ–Петербург,2007.–542 с.
5. Розевиг В.Д. Схемотехническое моделирование с помощью Micro-Cap 7. Горячая линия - Телеком, 2003. -386.
6. Амелина М.А. Пакет программ схемотехнического анализа MicroCap-8. Сиоленск, 2006. -135 с.
7 .Бибило П.Н. Основы языка VHDL. Издание 3.– М.: URSS, 2007. 224– с.
8. Поляков А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры.– М.: Солон–Пресс.2003. –320 с.
9. Поляков А.К. ЯЗЫКИ VHDL и VERILOG В ПРОЕКТИРОВАНИИ
ЦИФРОВОЙ АППАРАТУРЫ НА ПЛИС. .– М.: Изд.Дом МЭИ.2012. –220 с.
10. P.J.Ashenden. The Student's Guide to VHDL, 2nd Edition. Morgan Kaufman Publisher,2008,
186
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
