Volume 3A System Programming Guide_ Part 1 (794103), страница 8
Текст из файла (страница 8)
. . . . . . . . . . . . . . . . . . . . . . . 10-4610.12.4Programming the PAT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4710.12.5PAT Compatibility with Earlier IA-32 Processors . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . 10-48CHAPTER 11INTEL® MMX™ TECHNOLOGY SYSTEM PROGRAMMING11.111.211.2.111.311.411.511.5.111.6EMULATION OF THE MMX INSTRUCTION SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1THE MMX STATE AND MMX REGISTER ALIASING. .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1Effect of MMX, x87 FPU, FXSAVE, and FXRSTOR Instructions on the x87FPU Tag Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . 11-3SAVING AND RESTORING THE MMX STATE AND REGISTERS. . . . . . . . . . . . . . . . . . . . . . . . . 11-4SAVING MMX STATE ON TASK OR CONTEXT SWITCHES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5EXCEPTIONS THAT CAN OCCUR WHEN EXECUTING MMX INSTRUCTIONS . . . . . . . . . . . . . 11-5Effect of MMX Instructions on Pending x87 Floating-Point Exceptions . .
. . . . . . . . . . 11-6DEBUGGING MMX CODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-6CHAPTER 12SYSTEM PROGRAMMING FOR STREAMING SIMD INSTRUCTION SETS12.1PROVIDING OPERATING SYSTEM SUPPORT FORSSE/SSE2/SSE3/SSSE3 EXTENSIONS . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-112.1.1Adding Support to an Operating System for SSE/SSE2/SSE3/SSSE3 Extensions . . . 12-112.1.2Checking for SSE/SSE2/SSE3/SSSE3 Extension Support . . . . . . . . . . . . . . . . . . .
. . . . . . . 12-212.1.3Checking for Support for the FXSAVE and FXRSTOR Instructions . . . . . . . . . . . . . . . . . 12-212.1.4Initialization of the SSE/SSE2/SSE3/SSSE3 Extensions . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-212.1.5Providing Non-Numeric Exception Handlers for Exceptions Generated by theSSE/SSE2/SSE3/SSSE3 Instructions . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-412.1.6Providing an Handler for the SIMD Floating-Point Exception (#XF) . . . . . . . . . . . . . . . . 12-612.1.6.1Numeric Error flag and IGNNE# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-612.2EMULATION OF SSE/SSE2/SSE3/SSSE3 EXTENSIONS .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-712.3SAVING AND RESTORING THE SSE/SSE2/SSE3/SSSE3 STATE. . . . . . . . . . . . . . . . . . . . . . . . 12-712.4SAVING THE SSE/SSE2/SSE3/SSSE3 STATE ON TASKOR CONTEXT SWITCHES. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-712.5DESIGNING OS FACILITIES FOR AUTOMATICALLY SAVING X87 FPU, MMX, ANDSSE/SSE2/SSE3/SSSE3 STATE ON TASK OR CONTEXT SWITCHES. . . . . . . . . . . . . . . . . . . . 12-812.5.1Using the TS Flag to Control the Saving of the x87 FPU, MMX, SSE, SSE2,SSE3 and SSSE3 State . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-9xii Vol. 3ACONTENTSPAGECHAPTER 13POWER AND THERMAL MANAGEMENT13.113.1.113.213.313.3.113.3.213.3.2.113.3.2.213.3.2.313.413.513.5.113.5.213.5.2.113.5.2.213.5.2.313.5.2.413.5.2.513.5.2.613.5.313.5.413.5.513.5.5.113.5.5.2ENHANCED INTEL SPEEDSTEP® TECHNOLOGY . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . 13-1Software Interface For Initiating Performance State Transitions . . . . . . . . . . . . . . . . . .13-1P-STATE HARDWARE COORDINATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . 13-2SYSTEM SOFTWARE CONSIDERATIONS AND OPPORTUNISTIC PROCESSORPERFORMANCE OPERATION. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-4Intel Dynamic Acceleration . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-4System Software Interfaces for Opportunistic Processor Performance Operation . .13-4Discover Hardware Support and Enabling of Opportunistic Processor Operation 13-5OS Control of Opportunistic Processor Performance Operation. .
. . . . . . . . . . . . . . .13-5Required Changes to OS Power Management P-state Policy . . . . . . . . . . . . . . . . . . .13-6MWAIT EXTENSIONS FOR ADVANCED POWER MANAGEMENT . . . . . . . . . . . . . . . . . . . . . . . 13-6THERMAL MONITORING AND PROTECTION. . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . 13-8Catastrophic Shutdown Detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-9Thermal Monitor. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-9Thermal Monitor 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-9Thermal Monitor 2. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-10Two Methods for Enabling TM2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-10Performance State Transitions and Thermal Monitoring . . . . . . . . . . . .
. . . . . . . . . 13-11Thermal Status Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-11Adaptive Thermal Monitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-13Software Controlled Clock Modulation . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-13Detection of Thermal Monitor and Software ControlledClock Modulation Facilities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-15On Die Digital Thermal Sensors . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-15Digital Thermal Sensor Enumeration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-15Reading the Digital Sensor . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-16CHAPTER 14MACHINE-CHECK ARCHITECTURE14.1MACHINE-CHECK EXCEPTIONS AND ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-114.2COMPATIBILITY WITH PENTIUM PROCESSOR . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-114.3MACHINE-CHECK MSRS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-214.3.1Machine-Check Global Control MSRs . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-214.3.1.1IA32_MCG_CAP MSR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-314.3.1.2IA32_MCG_STATUS MSR. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-414.3.1.3IA32_MCG_CTL MSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-414.3.2Error-Reporting Register Banks . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-514.3.2.1IA32_MCi_CTL MSRs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-514.3.2.2IA32_MCi_STATUS MSRS . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-514.3.2.3IA32_MCi_ADDR MSRs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-914.3.2.4IA32_MCi_MISC MSRs . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1014.3.2.5IA32_MCG Extended Machine Check State MSRs . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1014.3.3Mapping of the Pentium Processor Machine-Check Errorsto the Machine-Check Architecture . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1314.4ENHANCED CACHE ERROR REPORTING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1414.5MACHINE-CHECK AVAILABILITY . . . . . . . . . . . .
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
