Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла

Лабораторная работа №5

Этапы проектирования цифровых устройств

на базе ПЛИС фирмы Xilinx.

Размещение и трассировка, моделирование и программирование ПЛИС структуры CPLD в САПР WEBPACK ISE

Цель работы: изучить и практически овладеть проектированием цифровых устройств на базе ПЛИС фирмы Xilinx с помощью САПР WEB PACK 6.3.01i

Общие сведения

Продолжим начатое в лабораторной работе 4 рассмотрение этапов проектирования цифровых устройств на базе ПЛИС фирмы Xilinx с помощью САПР WEB PACK 6.3.01i.

1 Размещение и трассировка проектов в кристаллах ПЛИС семейств CPLD

Этап реализации проектов (Implement Design), выполняемых на базе ПЛИС семейств CPLD фирмы Xilinх, включает в себя две фазы: трансляции (Translate) и распределения ресурсов кристалла для реализации проектируемого устройства (Fit).

В процессе трансляции выполняется объединение всех списков соединений в формате EDIF, входящих в состав проекта, и информации обо всех ограничениях, которая содержится в файлах UCF и NCF (Netlist Constraints File). Результатом фазы трансляции является формирование логического описания проекта в терминах примитивов Xilinх низкого уровня с учетом временных и топологических ограничений, выполненного в формате NGD (Native Generic Database). На второй стадии рассматриваемого этапа производится разбиение логического описания проекта, полученного на предыдущем шаге, на блоки в соответствии с ресурсами выбранного типа ПЛИС. При этом выполняется оптимизация с целью минимизации используемых (необходимых) ресурсов кристалла с учетом заданных ограничений. В результате выполнения процесса размещения и трассировки создается двоичный файл, который описывает использование физических ресурсов кристалла для реализации функций проектируемого устройства.

1. Установка параметров этапа реализации проектов, выполняемых на основе ПЛИС структуры CPLD

Перед активизацией процедур рассматриваемого этапа необходимо установить значения их параметров. Эти значения могут быть заданы отдельно для каждой фазы, например, перед ее активизацией, или единовременно для всего процесса в целом. В первом случае следует выделить в окне процессов (рис. 1.1) название соответствующей фазы, после чего нажать кнопку , расположенную на оперативной панели Навигатора проекта, или воспользоваться командой Properties контекстно-зависимого всплывающего меню, которое выводится при щелчке правой кнопки мыши. Затем в появившейся диалоговой панели нужно установить требуемые значения параметров. При втором способе в окне процессов (рис. 1.1) выделяется строка с названием этапа Implement Design и далее выполняется та же последовательность действий, что и в первом случае.

При использовании второго способа диалоговая панель параметров содержит пять страниц с закладками: Synthesis, Fitting, Reports, Simulation Model, Programming (рис. 1.2).

Страница Synthesis содержит таблицу дополнительных параметров проекта, используемых на этапе реализации. Значения этих параметров описаны в лабораторной работе № 3.

Рис. 1.1. Выбор этапа реализации проектов, выполняемых на основе ПЛИС семейств CPLD, в окне процессов Навигатора проекта

Рис. 1.2. Диалоговая панель параметров этапа реализации (страница Synthesis)

На странице Fitting, приведенной на рис. 1.3, расположены основные параметры управления процессом размещения и трассировки.

Параметр Implementation Template позволяет разработчику выбрать стратегию оптимизации и соответствующие ей параметры процесса размещения и трассировки. Выпадающий список содержит следующие значения: Optimize Balance, Optimize Speed, Optimize Density. Значение Optimize Speed устанавливает в качестве критерия оптимизации - быстродействие разрабатываемого устройства. При выборе значения Optimize Density целью оптимизации является достижение максимальной плотности размещения проекта в кристалле (минимизация используемых ресурсов кристалла). Значение Optimize Balance, установленное по умолчанию, позволяет сочетать рассмотренные выше стратегии оптимизации.

Параметр Use Location Constraints управляет использованием информации о топологических ограничениях проекта в процессе размещения и трассировки. Выпадающий список возможных значений этого параметра содержит три элемента: Always, Never, Try. Если установлено значение Always, то процесс размещения и трассировки выполняется с учетом топологических ограничений. Значение Never блокирует информацию о топологических ограничениях проекта. При значении Try средства размещения и трассировки пытаются учитывать топологические ограничения, но при отрицательном результате эта информация игнорируется.

Рис. 1.З. Страница Fitting диалоговой панели параметров этапа реализации

Параметр Output Slew Rate предназначен для управления длительностью фронтов выходных сигналов. Выпадающий список доступных значений содержит следующие варианты: Fast, Slow, Timing Driven. Значение Fast, установленное по умолчанию, задает режим быстрого переключения выходных сигналов. При выборе значения Slow снижается скорость изменения (увеличиваются фронты) выходных сигналов, что позволяет снизить уровень паразитных колебаний (шума) на выходах проектируемого устройства. Значение Timing Driven устанавливает скорость переключения выходных сигналов согласно спецификации. Следует обратить внимание на то, что если в модуле исходного описания или в файле ограничений явно задан режим переключения какого-либо выходного сигнала, то эти данные имеют более высокий приоритет, чем параметр Output Slew Rate.

С помощью параметра Default Powerup Value of Registers определяется состояние регистров (триггеров), устанавливаемое при включении напряжения питания. В выпадающем списке представлено три возможных значения: Low, High, FPGA Equivalent. Для кристаллов семейств CPLD используются только первые два варианта. Значение Low, установленное по умолчанию, соответствует состоянию логического нуля. Если выбрано значение High, то все триггеры реализуются таким образом, что при включении питания находятся в состоянии высокого логического уровня. При этом следует учитывать, что значение, указываемое с помощью атрибута INIT для какого-либо триггера или регистра, имеет более высокий приоритет по сравнению с параметром Default Powerup Value of Registers.

Параметр Use Global Clocks управляет использованием глобальных цепей синхронизации. При включенном значении этого параметра, установленном по умолчанию, средства размещения и трассировки могут использовать в качестве входов тактовых частот специальные выводы кристалла GCK, подключенные к глобальным цепям синхронизации ПЛИС. Выключенное значение Use Global Clocks запрещает автоматическое использование глобальных тактовых цепей, если только в модулях исходного описания или файле ограничений явно не указано назначение выводов GCK.

Значение параметра Use Global Output Enables разрешает или запрещает программам размещения и трассировки автоматически использовать глобальные цепи разрешения выходов ПЛИС (выводы GTS) для реализации входов управления тристабильными выходами проектируемого устройства. По умолчанию установлено разрешающее значение. Если задано запрещающее значение Use Global Output Enables, то выводы GTS могут использоваться только при явном указании соответствующих атрибутов в модулях исходного описания проекта или в файлах ограничений.

Параметр Use Global Set/Reset управляет использованием вывода GSR, к которому подключены глобальные цепи асинхронной установки и сброса ПЛИС, для реализации соответствующего входа проектируемого устройства. При разрешающем значении этого параметра, используемом по умолчанию, средства размещения и трассировки могут автоматически выбирать вывод GSR в качестве входа асинхронной установки или сброса проектируемого устройства. При установке запрещающего значения программы трассировки используют вывод GSR только при наличии соответствующих атрибутов в модулях исходного описания или файлах ограничений.

Параметр Create Programmable GND Pins on Unused I/O позволяет конфигурировать все неиспользуемые выводы ПЛИС как "общий" (GND), что повышает помехоустойчивость проектируемого устройства. По умолчанию установлено значение "выключено", запрещающее конфигурирование неиспользуемых выводов кристалла в качестве дополнительных контактов GND .

С помощью параметра Macrocell Power Setting указывается режим потребляемой мощности макроячеек кристалла. Выпадающий список возможных значений содержит три варианта: Std, Low, Timing Driven. По умолчанию задано значение Std соответствующее стандартному режиму потребления мощности. Выбор значения Low позволяет перевести макроячейки в режим пониженного энергопотребления, что приводит к снижению их быстродействия. Если используется вариант Timing Driven, то выбирается режим энергопотребления макроячеек в соответствии с заданными временными ограничениями.

Страница Reports диалоговой панели параметров этапа реализации содержит единственный параметр, определяющий степень детализации отчета, содержащего результаты временного анализа проекта (рис. 1.4).

Рис. 1.4. Страница Reports диалоговой панели параметров этапа реализации

Значение параметра Timing Report Format позволяет выбрать одну из двух форм отчета о результатах временного анализа проекта. По умолчанию установлен обобщенный формат отчета (Summary), включающий временные характеристики только основных путей распространения сигналов проекта. При выборе подробной формы (Detail) создаваемый отчет содержит значения задержек распространения сигналов по различным маршрутам внутри кристалла, реализующего проектируемое устройство.

На странице Simulation Model, вид которой показан на рис. 1.5, представлены параметры полной временной модели разрабатываемого устройства, формируемой после размещения и трассировки проекта в кристалле.

Значение параметра Simulation Model Target определяет тип формируемой модели. При выборе типа модели указывается язык HDL, используемый для ее описания, и название системы моделирования, для которой она предназначена. В случае использования средств синтеза XST VHDL по умолчанию установлено значение Generic_VHDL.

Параметр Post Route Simulation Model Name позволяет указать название файла, в который записывается формируемая модель (в виде списка соединений netlist). Ввод идентификатора файла осуществляется с помощью клавиатуры после активизации соответствующего поля редактирования.

Рис. 1.5. Страница Simulation Model диалоговой панели параметров

этапа реализации

Параметр Bring Out Global Set/Reset Net as a Port используется для включения глобальной цепи сброса/установки кристалла в описание интерфейса моделируемого объекта. Если данный параметр находится в состоянии "включено", то глобальный сигнал сброса/установки триггерных ресурсов кристалла GSR преобразуется в формат порта объекта, который представлен в описании верхнего уровня иерархии проекта. Значение "выключено", принятое по умолчанию, соответствует обычному представлению глобальной цепи сброса/установки ПЛИС.

Характеристики

Тип файла документ

Документы такого типа открываются такими программами, как Microsoft Office Word на компьютерах Windows, Apple Pages на компьютерах Mac, Open Office - бесплатная альтернатива на различных платформах, в том числе Linux. Наиболее простым и современным решением будут Google документы, так как открываются онлайн без скачивания прямо в браузере на любой платформе. Существуют российские качественные аналоги, например от Яндекса.

Будьте внимательны на мобильных устройствах, так как там используются упрощённый функционал даже в официальном приложении от Microsoft, поэтому для просмотра скачивайте PDF-версию. А если нужно редактировать файл, то используйте оригинальный файл.

Файлы такого типа обычно разбиты на страницы, а текст может быть форматированным (жирный, курсив, выбор шрифта, таблицы и т.п.), а также в него можно добавлять изображения. Формат идеально подходит для рефератов, докладов и РПЗ курсовых проектов, которые необходимо распечатать. Кстати перед печатью также сохраняйте файл в PDF, так как принтер может начудить со шрифтами.

Список файлов книги