Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 7)

где  = L(R_Н + R _SL + R_VD).

Получение импульса повышенного напряжения на выходе ключа в момент его закрытия

Получение импульса повышенного напряжения на выходе ключа в момент его закрытия на данном стенде лаб. раб. возможно, если последовательно с диодом VD включить резистор R_Н1 (рис. 4.3, а).

В этом случае при достижении напряжения U_СИ = E_ПИТ + U_Д диод VD открывается, и ток индуктивности замыкается через резистор R_Н1. Ток через резистор R_Н1 возрастает по мере уменьшения тока стока транзистора (рис. 4.6, в) (помним, что (I_RН1 + I_С = I_L  const)). На выходе ключа наблюдается перенапряжение (рис. 4.4, б), рабочая точка передвигается в положение "E" (рис. 4.5). Изменение напряжения U_СИ приводит к продолжению перезарядки емкости C_СЗ, транзистор находится в активной области характеристик, а следовательно – действует эффект Миллера. Время фронта нарастания перенапряжения связано как с собственным быстродействием транзистора _S (его закрыванием), так и перезарядкой емкостей C_ЗС и C_СИ через резисторы R_Н1 r_СИ.

В момент времени, когда I_С станет равным нулю (точка "F" рис.4.5), ток резистора R_Н1 принимает максимальное значение. В дальнейшем этот ток уменьшается с постоянной времени ₁  L(R_Н+ R_Н1) по мере расходования энергии, накопленной в индуктивности. Выходное напряжение уменьшается, и рабочая точка перемещается в положение "A" за время восстановления t_ВОССТ  3₁.

Методические указания по проведению измерений

Переходные процессы в каскаде, работающем в режиме ключа, наблюдаются с использованием осциллографа (типа С1-94). Управление ключом (рис. 4.7) осуществляется с помощью генератора прямоугольных импульсов типа Г5-54 по схеме аналогично использованной в работе №2. Вход осциллографа и входной кабель характеризуются значительной емкостью (40 и 100 Ф, соответственно), так что непосредственное присоединение осциллографа к исследуемой цепи может увеличить емкость в схеме и несколько исказить переходной процесс. В связи с этим желательно использовать кабель с входным делителем напряжения. Это уменьшит емкость, вносимую в схему в процессе измерения. Но в этом случае при чтении показаний осциллографа следует учитывать коэффициент деления напряжения входным делителем. В процессе измерения длительности переходных процессов необходимо использовать внешнюю синхронизацию осциллографа!

Это обеспечивает независимость уровня синхронизации от амплитуды импульсов в схеме ключа и повышает точность отсчета длительности исследуемого процесса. Схема соединений при проведении эксперимента приведена на рис. 4.7, аналогичного рис. 2.5.

Задание

1. Теоретически рассчитать длительность t_ЗД, t^1-0, t ^0-1, t_ЗАКР, t_ВОССТ используя параметры транзистора и элементов схемы, указанные на стенде и в описании лабораторной работы.

2. Исследовать процесс включения ключа для нескольких значений амплитуды импульса генератора. Построить зависимости t_ЗД и t^1-0 от I_Г’, зарисовать характерные осциллограммы.

3. Исследовать процесс включения ключа при введении в схему дополнительных емкостей, для увеличения C_ЗС, либо C_СИ. Сравнить результаты с теоретически ожидаемыми, зарисовать изменения в характерных осциллограммах.

4. Повторить пункты 2 и 3 при изучении процесса выключения ключа.

5. Ввести резистор RН1, наблюдать перенапряжения. Оценить его длительность (t_ЗАКР) и амплитуду.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Степаненко И. П. Основы теории транзисторов и транзисторных схем. М.: Энергия, 1977.

2. Гусев В.Г., Гусев В.М. Электроника - М.: Высшая школа, 1982г.

3. Каретников И.А., Соловьев А.К., Чарыков Н.А. Усилительные и логические устройства / Лаб. практикум, - М.: Изд-во МЭИ, 1992г.

4. Гольденберг Л.М. Импульсные устройства. – М.: Энергия, 1973г.

5. Семенов Б. Ю. Силовая электроника для любителей и профессионалов.

–М .: Солон-Р, 2001 г.

Лабораторная работа № 5

ИЗУЧЕНИЕ ТРАНЗИСТОРНО-ТРАНЗИСТОРНЫХ (ТТЛ) ЛОГИЧЕСКИХ СХЕМ

Цель работы – изучение входных, передаточных и выходных характеристик ТТЛ-схем.

Основой кремниевых транзисторно-транзисторных логиче­ских (ТТЛ) интегральных схем (ИС) является ТТЛ-элемент, упрощенная принципиальная электрическая схема которого представлена нa рис. 5.1, а. В свою очередь, основой ТТЛ-элемента является интегральный многоэмиттерный транзистор VT1– (МЭТ), выполняющий логическую функцию «И». Каскад на транзисторе VT2 выполняет функцию ключа-инвертора, так что в целом схема ТТЛ реализует функцию «И-НЕ».

Рассмотрим работу схемы ТТЛ (рис.5.1, а). Подадим на все входы МЭТ напряжение логической единицы Е_К, кроме одного входа – вх₁, на который подадим напряжение логического нуля U ⁰, что обусловит прямое смещение перехода эмиттер-база транзистора.

Напряжение прямосмещенного р-n-перехода в диапазоне рабочих токов слабо зависит от тока. Далее напряжение такого открытого кремниевого р-n-перехода будем обозначать как U* и считать постоянной величиной, примерно равной 0,7В. Ток входа I_ВХ1⁰ МЭТ будет вытекающим (Рис.5.2, а) и равным

I_ВХ1⁰= - (Е_К -U_БЭ -U _ВХ1) / R_Б = - ( Е_К -U*-U ⁰) / R_Б , (5.1)

где обычно для стандартных ТТЛ-схем U ⁰ = 0,2 - 0,4 В. В таком режиме переходы коллектор-база МЭТ и эмиттер-база VT2 будут смещены прямо, но на каждом из них прямое смещение будет меньше U* , и в цепи коллектор – база МЭТ будет протекать незначительный ток. Поскольку для МЭТ выполняется условие: ток I_К10, а ток I_Э>0, то МЭТ находится в насыщении (U_{КЭ МЭТ} 0) и низкий потенциал U_ВХ = U ⁰, практически, полностью приложен к переходу база-эмиттер VT2. Поэтому можно считать, что ток базы транзистора VT2 близок к нулю и транзистор VT2 закрыт. Реализуется высокий уровень потенциала (U ¹) на выходе ТТЛ (Рис.5.2, б)

U_ВЫХ = U ¹= Е_К –I_К0R_К  Е_К. (5..2)

По мере увеличния напряжения на входе “1” МЭТ входной ток (I_ВХ) уменьшается в соответствии с уравнением (1)и по достижении_Х ~ U* =0,7В транзистор VT2 начинает открываться, при этом возникнет ток базы VT2, протекающий через прямо смещенный коллекторный переход транзис-тора МЭТ . Входной ток - ток эмиттера МЭТ начнет существенно уменьшаться (рис.5,2, а, линия “а ”). С этого момента потенциал базы транзистора МЭТ остается почти постоянным и равным U_БЭ2+U_БК12U*. Если напряжение на входе схемы будет больше 2U*, то эмиттерный переход МЭТ сместится обратно, и транзистор МЭТ перейдет в инверсный активный режим работы. Входной ток будет втекающим и равным

I_ВХ1¹= а_I I_Б2= а_I (Е_К-2U_БЭ)  R_Н. (5.3)

Поскольку обычно а_{I МЭТ} <<1, то I_ВХ1¹ бывает достаточно малым (линия “а ” рис.5,2, а ).

Если а_I  1, то это приводит к существенному увеличению I_ВХ1¹ (линия “б ” рис.5,2, а ), и как следствие, – приводит к резкому снижению нагрузочной способности ТТЛ при U_ВЫХ =U ¹. В этом случае необходимо уменьшить а_{I МЭТ}. Это достигается либо обеспечением необходимого профиля примеси в базе МЭТ в процессе диффузии при создании транзистора, либо путем уменьшения прямого смещения U_{БК МЭТ}, и, следовательно, снижения инжекции данного р-n-перехода. В последнем случае в цепь базы МЭТ вводят дополнительное сопротивление R_Б и выполняют шунтирование последовательно включенных R_Б и p-n-перехода БК МЭТ прямо смещенным диодом VD (рис. 5.1, б). Таким образом, U_{БК МЭТ} = U*– I_Б R_Б  U*, что существенно снижает инжекцию.

Передаточная характеристики схемы ТТЛ представлены на рис. 5.2, б. При U_ВХ > U* транзистор VT2 из закрытого состояния переходит в активный режим, а затем в насыщение, и на выходе формируется уровень низкого потенциала U ⁰ = U_КЭН .

Выходная характеристика схемы (I_ВЫХ = f (E_Г)) (рис. 5.3, а) подобна характеристике каскада - ключа (см. лаб. раб. №1) и имеет две ветви. При U_ВХ =U ⁰ транзистор VT2 закрыт, и наклон характеристики определяется сопротивлением R_K.

При U_ВХ=U ¹ транзистор VT2 насыщен и наклон выходной характеристики определяется сопротивлением растекания r_кs коллектора VT2. При больших выходных токах транзистор VT2 может выйти из насыщения. В таком случае он является генератором тока и наклон выходной характеристики определяется сопротивлением R_К. Данный режим не должен являться рабочим.

Рассмотрим нагрузочную способность схемы. Логический элемент, как правило, нагружен на несколько (п) себе подобных элементов (рис. 5.3, б) . При этом в состоянии U_ВЫХ=U ¹ все подключенные эмиттеры транзисторов МЭТ нагружающих схем – смещены обратно. Ток, ответвляющийся в такую нагрузку, незначителен – нагрузочная способность высокая.

При состоянии U_ВЫХ=U ⁰ все подключенные эмиттеры МЭТ транзисторов нагружающих схем – смещены прямо и имеют существенный вытекающий ток. В этом случае нагрузочная способность ТТЛ определяется условием: – транзистор VT2 должен оставаться насыщенным, и в него должны втекать токи всех эмиттерных входов. Максимальное число нагрузочных схем будет определяться условием поддержания .транзистора VT2 в насыщенном состоянии

I_Б2  I_К2 = (E_К – U_КЭН)/R_К + nI_ВХ⁰ , (5.4)

где I_Б2= (E_К-2U*)/R_Б,, (5.5)

I_ВХ⁰= (E_К - U* - U ⁰)  R _Б . (5.6)

Характеристики

Список файлов учебной работы