Диссертация (1091199), страница 26
Текст из файла (страница 26)
4.31 ВАХ p-канального JFET: а) IC = f(UЗИ) б) IC = f(UСИ)139а)б)Рис. 4.32 ВАХ n-канального JFET: а) IC = f(UЗИ) б) IC = f(UСИ)Из представленных результатов стоит выделить следующее:- напряжение отсечки для всех вариантов p-канальных транзисторов > 5 В. Высокоезначение напряжения связано с тем, что для канала используется слой p–, формируемый за счётодной операции имплантации.
При этом, меньшее значение отсечки в сравнении с исследуемымКБТП (в случае использования двух операций формирования коллектора UT0 > 7 В)обусловлено большей диффузией из сильнолегированного слоя n+, меньшей толщиной ибольшим сопротивлением эпитаксиальной пленки;- напряжение отсечки n-канальных транзисторов ~ 2,5 В.
Это показывает, что, в отличиеот n-канальных JFET исследуемого КБТП, обратная диффузия из области p+ не приводит ксущественному снижению толщины эпитаксиальной пленки n-типа. В исследуемом КБТП дляполучения высоких значений напряжения отсечки потребовалось применение «тормозящего»легирования. Кроме того, диффузия пассивной базы значительно меньше, что удается добитьсяза счёт применения методов быстрого отжига.Поскольку разница в значениях напряжения отсечки для n-канального JFET изсравниваемых процессов меньше, чем для p-канальных, целесообразно привести результатысопоставления ВАХ только для n-канальных транзисторов (рис. 4.33).
В области напряжений назатворе > 0 В транзистор исследуемого КБТП демонстрирует большее значение тока стока, длянего наблюдается меньшее значение тока стока в выключенном состоянии; модуляция длиныканала для двух транзисторов практически не отличается.140а)б)Рис. 4.33 Сопоставление экспериментальных (пунктирная линия) и расчётных (сплошнаялиния) данных для n-канальных транзисторов: а) IС = f(UСИ) и б) IС = f(UЗИ) при UСИ = 3 ВТаким образом, сопоставление разработанных конструкций комплементарных полевыхтранзисторов с управляющим p-n переходом показало следующее:- применениеспециализированныхконструктивно-технологическихрешенийдляконкретного технологического процесса обеспечивает создание транзисторов с параметрами,превышающими параметры транзисторов зарубежного СВЧ КБТП.4.3 Выводы1. Для создания диодов Шоттки в исследуемом СВЧ КБТП с параметрами: частота срезаболее 260 ГГц, напряжение UПР > 15 В необходимо применение кольцевой конструкции сохранными кольцами на основе поликремния p-типа.2.
Для реализации комплементарных полевых транзисторов с управляющим p-nпереходом с высокой степенью симметрии параметров необходимо применение имплантацииверхнего слоя p– с энергией не менее 70 кэВ, а также «тормозящего» легирования.3. Параметры комплементарных полевых транзисторов с управляющим p-n переходомнаходятся на уровне параметров современных транзисторов, в частности JFET из SiGe КБТПBiCom3HV компании Texas Instruments;4. Для дальнейшего улучшения параметров ДШ и JFET необходимо снижениепроектных норм, что позволит уменьшить паразитное сопротивление, сократить размерохранных колец в ДШ и длину затвора в JFET.141ЗАКЛЮЧЕНИЕОсновные итоги исследований, проведенных в настоящей работе, заключаются вследующем:1. При решении задач двухмерного проектирования технологических процессовизготовления СВЧ кремниевых БТ с использованием модуля DIOS САПР Sentaurus TCAD,может быть обеспечена достаточная для инженерных расчётов скорость и точность расчётов засчёт выбора моделей процессов с учетом разработанной методики и определённых критериев.2.
Несмотрянаограничения,связанныесвозможностямитехнологическогооборудования, а также точность используемых моделей, создание СВЧ КБТ с требуемымнабором параметров (fT > 10 ГГц, UКЭ0 > 10 В) возможно.3. Оптимизация режимов формирования области коллектора комплементарного pnpтранзистораобеспечиваетвозможностьсозданиятранзисторасвысокимзначениемпроизведения fT×UКЭ0 и снижает разбаланс граничной частоты с npn-транзистором.3. Исследования других конструктивных особенностей (область изоляции, активная ипассивная база и др.) в рамках представленных ограничений позволили выработать требованияк режимам проведения процессов формирования СВЧ КБТ с высокой степенью симметриидинамических параметров (разбаланс граничной частоты не более 20 %).5. Изучение конструкций диодов Шоттки, интегрированных в исследуемый КБТП,показало возможность получения значений fC > 260 ГГц и напряжение UПРОБ > 15 В с учетомиспользования охранных колец на основе поликремния p-типа.6.
Для реализации комплементарных полевых транзисторов с управляющим p-nпереходом с высокой степенью симметрии параметров необходимо применение имплантацииверхнего слоя p– с энергией не менее 70 кэВ и применение «тормозящего» легирования.7. СопоставлениепараметровинтегральныхэлементовисследуемогоКБТПсэлементами процесса HJV компании Plessey Semiconductor показало их высокий уровень ивозможность использования при изготовлении широкого класса ИМС.8. Разработанные методы и конструктивно-технологические решения в дальнейшеммогут быть применены для реализации КБТП на основе гетероструктур кремний-германий.9. Результаты диссертационной работы являются внедренными в процесс разработкиИМС, разработанные с применением результатов работы ИМС (1324УВ6, 1348ЕТ2, 1324МП2,1324ПС5 (А4505)) являются освоенными в серийном производстве с приёмкой категориикачества «ВП».142СПИСОК ЛИТЕРАТУРЫ1.
W.F. deBoise, J. F. Bowker. Amplifiers for integrated circuits// Electronics, – 1962. Т. 35. –С. 37.2. R. J. Allen. Complementary (PNP-NPN) linear integrated circuits// IEEE Linear IC Clinic. –1967.3. Hauser J. R. Integrated Silicon Device Technology Vol. XI, Bipolar Transistors// ResearchTriangle Institute, Durham, N.
C. – 1966. – С. 359.4. Donald R. G. Complementary transistors in integrated circuits// Solid-State Electronics. –1970. – Т. 13. – №. 6. – С. 815-824.5. Lin H. C. et al. Lateral complementary transistor structure for the simultaneous fabricationof functional blocks// Proceedings of the IEEE. – 1964. – Т. 52. – №. 12. – С.
1491-1495.6. Oberlin D. W. Complementary bipolar transistors for monolithic structures// ElectronDevices Meeting, 1968 International. – IEEE, 1968. – Т. 14. – С. 20-20.7. Taylor G. R. Complementary transistors for the fabrication of monolithic integratedcircuits// Electron Devices Meeting, 1966 International. – IEEE, 1966.
– Т. 12. – С. 92-92.8. Ning T. H. History and future perspective of the modern silicon bipolar transistor// ElectronDevices, IEEE Transactions on. – 2001. – Т. 48. – №. 11. – С. 2485-2491.9. Bashir R. et al. A complementary bipolar technology family with a vertically integrated PNPfor high-frequency analog applications// Electron Devices, IEEE Transactions on. – 2001. – Т. 48. – №.11.
– С. 2525-2534.10. Данилов А. А. Современные интегральные операционные усилители// Электронныекомпоненты. – 2004. – №. 8. – С. 10.11. Practical design techniques for power and thermal management. – Analog Devices, 1998.12. Chang L. H. Complementary transistor structure: пат. 3197710, США. – 1965.13. Ferro F.N. Lateral pnp’s in a discrete double polysilicon bipolar process// PhilipsElectronics N.V.
1998, Unclassified Report 815/1998.14. Nakazato K., Nakamura T., Kato M. A 3 GHz lateral PNP transistor// Electron DevicesMeeting, 1986 International. – IEEE, 1986. – Т. 32. – С. 416-419.15. Gradinariu I., Gontrand C. A high-performance lateral PNP transistor structure// ElectronDevices, IEEE Transactions on. – 1996. – Т. 43. – №. 4. – С.
666-667.16. Nii H. et al. A novel lateral bipolar transistor with 67 GHz f max on thin-film SOI for RFanalog applications// Electron Devices, IEEE Transactions on. – 2000. – Т. 47. – №. 7. – С. 1536-1541.17. Sun I. et al. Lateral high-speed bipolar transistors on SOI for RF SoC applications//Electron Devices, IEEE Transactions on. – 2005. – Т.
52. – №. 7. – С. 1376-1383.14318. Sun I. et al. A novel SOI lateral bipolar transistor with 30GHz f max and 27V BV CEO forRF power amplifier applications// Power Semiconductor Devices and ICs, 2005. Proceedings.ISPSD'05. The 17th International Symposium on. – IEEE, 2005. – С. 99-102.19. Sun I. et al. Novel ultra-low power RF Lateral BJT on SOI-CMOS compatible substrate//Electron Devices and Solid-State Circuits, 2005 IEEE Conference on. – IEEE, 2005.
– С. 317-320.20. Huff H. R. From the lab to the fab: transistors to integrated circuits//AIP ConferenceProceedings. – IOP Institute of physics publishing Ltd, 2003. – С. 3-39.21. Stehlin R. A. The realization of 1.0-volt multivibrators using complementary integratedcircuits// Solid-State Circuits, IEEE Journal of.
– 1969. – Т. 4. – №. 5. – С. 284-288.22. Chan T. M. C. Complementary transistors for monolithic integrated circuits// ElectronDevices Meeting, 1969 International. – IEEE, 1969. – Т. 15. – С. 82-82.23. Magdo I. E. Vertical pnp for complementary bipolar technology// Electron Devices, IEEETransactions on. – 1980. – Т. 27. – №. 8. – С. 1394-1396.24. Kikkawa T. et al.
A new complementary transistor structure for analog integrated circuits//Electron Devices Meeting, 1980 International. – IEEE, 1980. – Т. 26. – С. 65-68.25. Aull D. W. et al. A high-voltage IC for a transformerless trunk and subscriber lineinterface// Solid-State Circuits, IEEE Journal of. – 1981. – Т. 16. – №. 4. – С. 261-266.26. Cressler J.
D. et al. A high-speed complementary silicon bipolar technology with 12-fJpower-delay product// Electron Device Letters, IEEE. – 1993. – Т. 14. – №. 11. – С. 523-526.27. Onai T. et al. An NPN 30 GHz, PNP 32 GHz fT complementary bipolar technology//Electron Devices Meeting, 1993. IEDM'93. Technical Digest., International. – IEEE, 1993. – С.
63-66.28. Ito A. et al. A fully complementary BiCMOS technology for 10 V mixed-signal circuitapplications// Electron Devices, IEEE Transactions on. – 1994. – Т. 41. – №. 7. – С. 1149-1160.29. Onai T. et al. Self-aligned complementary bipolar technology for low-power dissipationand ultra-high-speed LSIs// Electron Devices, IEEE Transactions on. – 1995. – Т.
42. – №. 3. – С.413-418.30. Miwa H. et al. A complementary bipolar technology for low cost and high performancemixed analog/digital applications// Bipolar/BiCMOS Circuits and Technology Meeting, 1996,Proceedings of the 1996. – IEEE, 1996. – С. 185-188.31. Patel R. et al. A 30 V complementary bipolar technology on SOI for high speed precisionanalog circuits// Bipolar/BiCMOS Circuits and Technology Meeting, 1997. Proceedings of the. – IEEE,1997. – С. 48-50.32.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
