ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО СВ.

1. Назначение, состав и технические характеристики ВчУ.

ВчУ является основным операционным устройством СВ и предназначено для:

• арифметической и логической обработки числовой информации, поступающей из ЗУ, под управлением команд;

• организации приоритетного прерывания выполняемой программы под воздействием заявок от внешних и внутренних абонентов;

• инициации работы устройства обмена СВ с помощью разовых команд.

Большинство операций в ВчУ выполняются над 18-ти разрядными числами, а обмен организуется 36-ти разрядными числами.

Минимальная единица обрабатываемой информации - 1 байт (8 разрядов инф. + 1к.р.).

Контроль команд и чисел - побайтовый на нечетность.

Формат чисел — 4 байта

Формат команды — 36 разрядов (32 инф.+4 конт.)

Максимальное быстродействие 200 тыс. операций в секунду.

Конфигурирование информации осуществляется по полусловам и байтам с точностью до байта.

ВчУ конструктивно состоит из двух блоков:

• двухъярусный блок ВчУ1;

• одноярусный блок ВчУ2;

Объединение их в единое устройство осуществляется с помощью кабелей, смонтированных в шкафу «П» («процессоров»). Каждый из блоков содержит типовые элементы замены (ТЭЗы). Всего — 66.

2. Форматы команд и чисел ВчУ.

ВчУ представляет собой одноадресную вычислительную машину с 16-тью 36-ти разрядными или 32-мя 18-ти разрядными оперативными регистрами (ОР).

В процессе обработки информации в каждой операции участвуют два операнда: первый — находится в одном из оперативных регистров (ОР), а второй — выбирается из ЗУ (ДЗУ, ПЗУ, ОЗУ или ОР) по второму исполнительному адресу (А2).

2.1. Формат информационного слова.

Формат информационного слова, хранящегося в ЗУ, имеет вид: (рис.1)

Разряды
0 15		16 31		32 33 34 35
Ст. полуслово		Мл. полуслово		Контрольные разряды
0 7	8 15	16 23	24 31	К0 К1 К2 К3
0 Байт	1 Байт	2 Байт	3 Байт	К Р

Рис.1. Формат информационного слова ЗУ.

32-разрядное слово разбито на два полуслова: старшее полуслово (0-15 разряды) и младшее полуслово (16-31 разряды). В свою очередь каждое полуслово состоит из двух байтов (старший и младший), каждому байту соответствует контрольный разряд:

0-му байту - К0 (32р)

1-му байту - К1 (33р)

2-му байту - К2 (34р)

3-му байту - К3 (35р)

2.2. Форматы команд.

В зависимости от типа выполняемой операции, все команды могут быть разбиты на 5 форматов. Длина команды фиксированная для всех форматов и равна 36 разрядам (32 инф. + 4 контрольных).

Форматы команд ВчУ имеют вид, показанный на рис.2.

Разряды
0 4	5 7	8 10	11 15	16 31
КОП	КФЧ	И	А1	А2

а) общий формат

Разряды
0 4	5	6	7 10	11 15	16 31
КОП	Пр1	Пр2	Np	А1	А2

б) условная передача по одноразрядному признаку управления

Разряды
0 4	5 7	8 10	11	12	13 15	16 31
КОП	КФЧ	И	Пр	БОЗУК	БДЗУК	А2

в) передача управления по адресу

Разряды
0 4	5 7	8 10	11	12 15	16 31
КОП	КФЧ	И	Пр		А2

г) передача управления по ячейке

Разряды
0 4	5 15	16 31
КОП	А1	А2

д) экстракод

Рис.2. Форматы команд ВчУ.

Обозначения:

КОП — код операции (0…4 разряды);

КФЧ — код конфигурации числа;

И — признак индексации;

А1 — первый адрес команды;

А2 — второй адрес команды;

БДЗУК — приращение базы ДЗУ команд;

БОЗУК — приращение базы ОЗУ команд;

Пр1, Пр2 — признаки передачи управления по коду «0» или «1»;

Пр — признак условного перехода;

Np — номер сравниваемого разряда в команде условного перехода.

КОП — определяет действия ВчУ в течении определенного промежутка времени с соответствующей комбинацией устройств, блоков, элементов, участвующих в выполнении заданной операции.

КФЧ (3-х разрядный) — определяет вид конфигурации числовой информации при выполнении арифметических и логических операций.

И (3-х разрядный) — введен в формат большинства команд для изменения адреса второго операнда при организации ветвлений в программе и вычислений. Физически признак «И» определяет номер одного из 7-и 18 разрядных ОР, получивших название индексных регистров.

Первый адрес команды А1-пятиразрядный по нему происходит обращение только к оперативным регистрам. В ВчУ 16 оперативных 36 разрядных регистров. В 11-14 разрядах указывается номер регистра, в 15 разряде — номер полуслова. Четный адрес указывает на обращение к старшему полуслову, нечетный - на младшее полуслово.

Второй адрес команды А2 - 16 разрядный и по нему происходит обращение как к ОР, так и к ЗУ. При обращении к ОР адрес находится в 27-31 разрядах,

в остальных разрядах — нули.

При наличии "1" в 16 разряде А2 идет обращение к ДЗУ или ПЗУ, при наличии "0" — к ОЗУ или УК.

В 31 разряде А2 указывается номер полуслова, к которому идет обращение. Если 31-й разряд равен 0, то обращение будет к старшему полуслову, в противном случае — к младшему полуслову.

Для команд пересылки информации адресация может осуществляться не к полусловам, а к полным словам. В этом случае значения 15-го и 31-го разрядов адреса могут быть произвольными.

2.3. Формирование исполнительных адресов.

Исполнительный адрес состоит из двух составляющих: адреса модуля и адреса в модуле ЗУ. Адрес модуля всегда 4-х разрядный. Адрес в модуле при обращении к ДЗУ 14-разрядный, при обращении к ОЗУ — 12-ти разрядный. Адрес модуля зависит от типа обращения (обращение за командой или за числом), места нахождения команды или числа (ОЗУ или ДЗУ) и формируется из приращений баз ДЗУ команд (БДЗУК), ДЗУ чисел (БДЗУЧ), ОЗУ команд (БДЗУК), ОЗУ чисел (БОЗУК) и 16,17,18, разрядов А2.

Адрес модуля и адрес в модуле включают разряды, указанные в таблице 1.

Таблица 1

Распределение разрядов полного адреса

Тип обращения к ЗУ и место нахождения команды	Адрес модуля		Адрес в модуле
	Разряды ССП	Разряды А2	Разряды А2
Обращение за командой, находящейся в ДЗУ	13-15	16	17-30
Обращение за числом находящимся в ДЗУ	9-11	16	17-30
Обращение за командой, находящейся в ОЗУ	12	16-18	19-30
Обращение за числом находящимся в ОЗУ	8	16-18	19-30

Обозначения:

А2 — второй исполнительный адрес;

ССП — регистр слово состояния процессора.

Порядок формирования адреса модуля ЗУ показан на рис. 3.

В СВ приняты следующие номера модулей ЗУ, указанные в Табл. 2.

Таблица 2

Номера модулей ЗУ

0010	Адрес первого модуля ОЗУ
0100	Адрес второго модуля ОЗУ
0110	Адрес третьего модуля ОЗУ
1000	Адрес четвертого модуля ОЗУ
1010	Адрес пятого модуля ОЗУ
1100	Адрес шестого модуля ОЗУ
1110	Адрес седьмого модуля ОЗУ
0001	Адрес нулевого модуля ДЗУ
0011	Адрес первого модуля ДЗУ
0101	Адрес второго модуля ДЗУ
0111	Адрес третьего модуля ДЗУ
1001	Адрес четвертого модуля ДЗУ
1011	Адрес пятого модуля ДЗУ
1101	Адрес шестого модуля ДЗУ
1111	Адрес седьмого модуля ДЗУ

Исполнительный адрес обращения в ЗУ (A’2) формируется по следующей формуле:

А’2 = А2 + <И> + (<ИИЗА>·ПрИЗА), где

<И> — содержимое индексного регистра;

<ИИЗА> — содержимое индексного регистра ИЗА (любого из ОР);

ПрИЗА – признак изменения адреса, который устанавливается командой, предшествующей данной (либо командой ИЗА — изменение адреса следующей команды, либо командой ДШЗ — дешифрации заявки, либо командой ЗНПИ — запись номера процессора с установкой признака ИЗА).

Адрес А2, находящийся в ЗУ формируется следующим образом.

- При обращении за числом, находящимся в ОЗУ:

А2 = 8р(ССП) + 16,17,18р(ССП) + 19…30р(ССП)

 

адрес модуля ЗУ адрес ячейки в модуле

- При обращении за числом, находящимся в ДЗУ:

А2 = 9,10,11р(ССП) + 16р(ССП) + 17…30р(ССП)