Токхейм Р. - Основы цифровой электроники (1988)(ru) (775262), страница 44
Текст из файла (страница 44)
Это эквивалентно дополнению до 2 дополнительного кода вычитаемого (В,В,В, Во на рис. 9.31). 248 ГЛАВА О Схема сумматора-вычитателя, работающего в дополни-:" тельном коде (рис. 9.31), очень похожа на схему двоичного '':.',. сумматора-вычитателя на рис. 9.15.
Напомним только, что сумматор-вычитатель на рис. 9.31 обрабатывает числа, представленные в лополнительном коде. Зндниии длн снмОиронсрки Выполняя еледусои!Ие зидпния, проверьте, хорошо ли вы усвоили изложенный материил. 51. Числа, вводимые в сумматор-вычитатель, изображенный на рис. 9.31, должны быть представлены (в двоичной форме, в двоично-десятичном коде, в форме дополнения до 1, в дополнительном коде).
52. Сумма или разность двух чисел на выходе сумматоравычитателя (рис. 9.31) представляется . (в двоичной форме, в двоично-десятичном коде, в форме дополнения до 1, в дополнительном коде). 53. С помощью рассматриваемого сумматора-вычитателя (рис. 9.31) можно складывать и вычитать числа (со знаком, без знака). 54. Если сумматор-вычитатель (рис. 9.31) складывает двоичные комбинации 0011 и 1100, то на выходном индикаторе должна появиться двоичная комбинация . Это дополнительный код десятичного числа 55.
Если сумматор-вычитатель вычитает двоичную комбинацию 0010 из двоичной комбинации 0101, то на выходном инщкаторе должна появиться двоичная комбинация .„22ЙЦ„.. Это дополнительный кол десятичного числа . Ь 916. Проверка работоспособности полного сумматора соосабноссо оммаго сумматора Схема проверяемого неисправного полного сумматора изображена на рис. 9.32, а. Студент или технический специалист сначала проводит внешний осмотр устройства и, убедившись в отсутствии пере~рева его элементов, тем самым не обнаруживает никаких явных признаков неисправности устройства. Полный сумматор представляет собой комбинационную логическую схему. Для удобства на рис. 9.32,6 приведена его таблица истинности с нормальными значениями сигналов на выходах, соответствующими исправному состоянию (правая часть таблицы на рис. 9.32,б). Руководствуясь этой таблицей, студент или специалист, выполняющий проверку, подает различные комбинации сигналов на входы сумматора и с помощью логического пробника контролирует логические уровни сигналов на выходах 2 н С„.
Фактические значения логических уровней сигналов на выходах суммато- 249 АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА Выходы 7486 А в Рнс. 9.32 а . слома нсисправиого полного сумматора; б -таблнна истинности с нормальными и фахтнчссхими значсинами сигналон на выходах.
ра указаны в двух крайних правых столбцах таблицы на рис. 9.32,б. Буквой Н обозначен ВЫСОКИЙ уровень сигнала, буквой Ь вЂ” НИЗКИЙ уровень сигнала. Можно предположить, что в столбце для выхода С„ в строках 6 и 7 появляются лве ошибки. Они выделены на рис. 9.32, б. В аналоге таблицы истинности для неисправного полного сумматора в столбце 2' не наблюдается никаких отклонений от правильных значений логических уровней, а поскольку в цепь, ведущую к выходу ) входят два логических элемента исключающее ИЛИ, обозначенные цифрами ! и 2 на рис. 9.32,а, правомерно допущение, что данные логические элементы исправны. Неисправность, по-видимому, локализована в логическом элементе ИЛИ либо в одном из двух логических элементов И. Нижняя строка «таблицы истинности» неисправного полного сумматора указывает на то, что нижний логический элемент И и логический элемент ИЛИ работают нормально.
Подозрение падает на верхний логический 250 ГЛАВА 9 элемент И (обозначенный цифрой 4). Специалист подает на:!: входы сумматора сигналы, указанные в строке 6 таблицы истинности (СГВ = 1, В= О, А = 1). На выводах 1 и 2 логического элемента И, обозначенного, цифрой 4, должен установиться уровень логической 1. Действительно, логический пробник обнаруживает наличие на выводах 1 и 2 логического элемента 4 сигнала ВЫСОКОГО уровня. Тогда проверяется выход этого логического элемента (вывод 3); здесь пробник показывает НИЗКИЙ уровень сигнала, откуда можно заключить, что выход логического элемента 4 «залипает» в состоянии НИЗКОГО уровня. Специалист после этого внимательно обследует микросхему 7408 и ближайшие к ней соединения на плате на предмет возможного замыкания на общий провод.
Однако повреждений платы не обнаруживается, и, значит, константный '::, НИЗКИЙ уровень на выходе логического элемента 4 обус- '::, ловлен скорее всего неисправностью самого логического элемента. Микросхема 7408 заменяется поэтому на точно такую же. После замены микросхемы проводится повторная проверка полного сумматора на правильное функционирование. Схема теперь работает в соответствии с действительной таблицей истинности. Таблицы истинности помогают '. как опытному специалисту, так и студенту отыскивать и устранять неисправности. Такие таблицы описывают правильную реакиинз исправной схемы на любую комбинацию, ! входных сигналов.
Таблица истинности становится как бы частью знаний специалиста о принципах работы конкретной схемы. Эти знания совершенно необходимы для быстрого отыскания и устранения неисправностей в схеме. табанны нс~ннюютн ппынтают тптпнапнттз Выполняя следующие задания„проверьте, хорошо ли вы ус- воили изложенный материал. 56. Неисправность в . (комбинационной, последовательностной) логической схеме, изображенной на рис. 9.32, локализована, по-видимому, в цепи (переноса„суммы). 57. В схеме на рис. 9.32 неисправен логический элемент под номером; его выход «залипает» в состоянии (ВЫСОКОГО, НИЗКОГО) уровня.
Основные результаты славы 1. Сумматоры и вычитатели представляют собой комбинационные логические схемы, составленные из логических элементов. 2. Базовое логическое устройство сложения называется полусумма- тором. Два полусумматора в сочетании с логическим элементом АРИФметичвские устРОЙСГВА 25! ИЛИ образуют полный сумма- тор. Базовое логическое устройство вычитания называется полувычи- тателем. Два полувычитателя в сочетании с логическим эле- ментом ИЛИ образуют полный вы читатель. Соединяя сумматоры (нлн вычн- татели) друг с другом, можно получить параллельный сумма- тор. Как самостоятельный узел сумматор используется при по- объединить функции сложения и вычитания в одном устрой- сз ве.
Промышленность выпускает не- сколько арифметических ИС ти- па 4-разрядного двоичного сум- матора 7483. Устройства сложения-вычитания часто входят в состав цен- тральных процессоров вычисли- тельных машин. В цифровых умножителях для вычисления произведения може~ использоваться способ много- кратного сложения или способ сложения со сдвигами. При обработке чисел со знаком в микропроцессорах использует- ся представление чисел в допол- нительном коде.
Таблицы истинности оказывают неоценимую помощь при про- верке и ремонте комбина- ционных логических схем, по- скольку они полностью характе- ризуют нормальные режимы ра- боты этих схем. 10. следовательном суммировании. Параллельный 4-разрядный сум- матор за один раз складывает лва 4-разрядных двоичных числа. Этот сумматор содержит 1 по- лусумматор (для разряда еди- ниц) и 3 полных сумматора.
Применяя способ дополнения до 1 с циклическим переносом, 5. 6. 12. можно использовать сумматоры для выполнения операции двоич- ного вычитания, Добавляя в схему параллельного сумматора логические элементы И и исключающее ИЛИ, можно Итоговые залаива к изучаемой главе з. 1100+0101 = Нарисуйте условное графическое обозна- чение полусуммато- ра (обозначьте 2 входа и 2 выхо- да). Нарисуйте условное графическое обозна- чение полного сум- матора (обозначьте 3 входа и 2 выхо- ла). Решите примеры а — з на вычитание двоичных чисел д.
10000 — 0011 = е. !000 — 0101 = з. 1001 — 0010 = 1. Решите примеры а-з на сложение двоичных чисел (представьте свои выкладки). а. 101+011 = б. 110+ 101 = в. 1!1+ 111 = 2. 1000+0011 = д. 1000+ 1000 = е. 1001+0111 = зк. 1010+0101 = (представьте свои выкладки). а. 1100 — 0010 = б. 1101 — 1010= в. 1110 — 0011 = г. 1111 — 0110= ж. 10010 — 101! = 252 ГЛАВА 9 5 б 11 12 18. Решите следующие Нарисуйте условное графическое обозна- чение полувычитате- ля (обозначьте 2 входа и 2 выхо- да). Нарисуйте условное графическое обозна- чение полного вычи- тателя (обозначьте 3 входа и 2 выхо- да). Нарисуйте структурную схему 2-разрядного параллельного сумматора (используйте полусумматор и полный сумматор).
Нарисуйте структурную схему 3-разрядного параллельного вычитателя (используйте 3 полных сумматора и 3 инвертора). Нарисуйте структурную схему 3-разрядного параллельного сумматора-вычитателя (используйте 3 полных сумматора, 3 логических элемента исключающее ИЛИ и логический элемент И). 1О. Решите примеры а-з на вычитание двоичных чисел способом дополнения до ! с циклическим переносом (представьте свои выкладки). а. 1!1 — !01 = б. 1000 — 0011 = в.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
