СХЕМ ЛАБ РАБОТА_1 (1274913), страница 4
Текст из файла (страница 4)
Для упрощения создания тестирующих программ- тест бенчей
Имеется библиотека типовых источников – генераторов сигналов
-- К типовым блокам- источникам сигналов относятся
--CEN_1 постоянная 1
--CEN_0 постоянный 0
-- GEN_RST - Источник асинхронного сигнала сброса
--GEN_CLK-- тактовый генератор
-- GEN_ CNT-- генератор векторного сигнала с выходов счетчика
--GEN_SHIFT-- генератор вектора- сдвигаемой единицы
--GEN_ABCD_SEQ -- генератор скалярных сигналов авcd, снимаемых с выходов счетчика
----GEN_RST - Источник асинхронного сигнала сброса
-- GEN_VECT_SYN-- синхронный генератор векторных выходов 4 разр счетчика ,запускается после сигнала сброса
Ниже описаны на VHDL интерфейсы ряда генераторов сигналов.
Из нихясны их стандартные временные параметры GENERIC, которые можно менять из среды САПР ( не забудьте после изменения заново скомпилировать модель).
ENTITY CEN_RST is GENERIC (
Tstart:time:=30 ns;
Tdlit:time:=30 ns;
Poliarnost : std_logic:='1'
);
PORT ( RST : OUT std_logic);
end ;
ENtity GEN_CLK is
GENERIC (Tperiod:TIME:=40 ns;
T_1: TIME:= 20 ns );
PORT (CLK:out std_logic );
end;
entity GEN_ABCD_SEQ is
GENERIC ( M: positive :=4; Tperiod: TIME:= 40 ns;
Tpd: TIME:=1 ns);
port( A,B,C,D: out std_logic
);
end ;
ENTITY GEN_SHIFT1_VECT is
GENERIC (M:integer:=4; Tpd:TIME :=1 ns);
PORT( C :IN STD_LOGIC;
R : IN STD_LOGIC :='1';
VECTOR:OUT STD_LOGIC_VECTOR(M-1 downto 0));
END;
ПРИЛОЖЕНИЕ 5
Пример отчета по работе
НИУ МЭИ
АВТИ
Отчёт по лабораторной работе 1
по курсу
«Схемотехника»
Исследование элементов логических схем и
изучение САПР
Вариант №3
Выполнил: Нгуен Н. Т.
группа А-07-13
Задание I. Знакомство с САПР на примере модельного исследования инвертора.
-
Запуск готовой тестирующей программы инвертора (NOT_1_TB) состоящей из модели инвертора и модели генератора сигналов . Bывод временных диаграмм реализовать средствами просмотрщика диаграмм САПР.
Рис.1.1. модель генератора и инвертора
Рис.1.2 Диаграмма сигналов генератора и инвертора
Период генератора 40 нс. Задержка инвертора =10 нс. В начале выходной сигнал У неопределен.
-
Создание тестирующей программы инвертора (NOT_1)состоящей из модели инвертора без модели генератора сигналов. Задание временных диаграмм входных сигналов реализовать средствами редактора диаграмм САПР
1)
Рис.1.3 Инвертор
2)
Рис.1.4 Диаграмма инвертора
Период генератора сигналов =100 нс.
Выводы- Модель работает верно.
Задание 2. Исследование работы цепочки инверторов
Согласно варианту задания необходимо построить схему генератора , генерирующего периодический сигнал с заданным периодом. согласно индивидуальному ( по номеру учащегося в списке группы) варианту задания. Пользуясь схемным редактором необходимо создать новый схемный файл с именем например INV_CHAIN, расставить на поле схемы нужное число инверторов, подключить генератор сигнала сброса и т.д.
тактовый генератор с заданным периодам
Временная диаграмма
Вывод- Генератор работает с периодом =6 Тд элементов=60 нс
Задание 3
Проводим модельный эксперимент по исследованию работы двухвходового элемента согласно варианту: исследуемый элемент 2ИЛИ-НЕ
Таблица истинности 2ИЛИ-НЕ
X1 X2 Y
0 0 1
0 1 0
1 0 0
1 1 0
Рис.3.1 Элемент 2-или-не
Рис.3.2 Диаграмма сигналов элемента( останов модели т=1000 нс)
Вывод-поведение модели соответствует теоретической таблице истинности элемента 2ИЛИ-Не
Задание №4. Провести анализ гонок сигналов в схеме рис. 4 с исходными данными( число повторителей в верхней и нижней части ), соответствующими варианту :
| № | Число повторителей в верхней цепи | Число повторителей в нижней цепи |
| 3 | 3 | 4 |
Рис. 4.1 схема с 3 верхними и 4 нижними буферными повторителями ( d ghbvtht на выходе элемент 2И, а не XOR)
Рис.4.2 Диаграммы входов и выходов
Выводы-длительность выходного сигнала изменилась по сравнению с входным примерно на 2*Тд элемента
ЛИТЕРАТУРНЫЕ ИСТОЧНИКИ
Помимо представленных в каталогах ПОСОБИЕ и МЕТОДИЧКИ АКТИВ файлов рекомендуются
1. Уэйкерли Дж.Ф. Проектирование цифровых устройств, том 1 и 2. Постмаркет, Москва, 2002. -543, -528.
2. Harris D. M., Harris S. L. Digital Design and Computer Architecture © Elsevier, Inc.2013. ISBN 978-0-12-394424-5. . —660 p. Русская электронная версия этой книги (Цифровая схемотехника и архитектура компьютера) может быть загружена с сайта http://easyelectronics.ru/files/Book/digital-design-and-computer-architecture-russian-translation.pdf
3 Угрюмов Е.П. Цифровая схемотехника .Учебное пособие. Издание 3. СПБ.:BXB Петербург,2010. -816 с.
4. Амосов В.В. Схемотехника и средства проектирования цифровых устройств. Учебное пособие.–СПБ.: БХВ–Петербург,2007.–542 с.
5. Розевиг В.Д. Схемотехническое моделирование с помощью Micro-Cap 7. Горячая линия - Телеком, 2003. -386.
6. Амелина М.А. Пакет программ схемотехнического анализа MicroCap-8. Смоленск, 2006. -135 с.
7 .Бибило П.Н. Основы языка VHDL. Издание 3.– М.: URSS, 2007. 224– с.
8. Поляков А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры.– М.: Солон–Пресс.2003. –320 с.
9. Поляков А.К. ЯЗЫКИ VHDL и VERILOG В ПРОЕКТИРОВАНИИ
ЦИФРОВОЙ АППАРАТУРЫ НА ПЛИС. .– М.: Изд.Дом МЭИ.2012. –220 с.
10. P.J.Ashenden. The Student's Guide to VHDL, 2nd Edition. Morgan Kaufman Publisher,2008,
11.
23
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
