Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 142
Текст из файла (страница 142)
В параграфе 7.9 мы покажем, как формально проводится анализ переходов в каждом случае. Рис. 7.20. Серийная схема 0-триггера, переключающегося по положительному фронту, о типа 740874 яя ь сья ь ськ он иое обозначение переключающегося по фронту 0-триггера с такими входами и его принципиальная схема на вентилях И-НЕ приведены парис. 7.19. Хотя некоторые разработчики логических схем и используют асинхронные входы для реализации хитрых последовательностных функций, лучше всего сохранить их для целей тестирования и инициализации, то есть для установки последовательностной схемы в заданное начальное состояние; подробнее эти вопросы рассмотрены в параграфе 8.7 в связи с методологией синхронного проектирования.
636 Глава 7. Принципы проектирования последовательностных схем 7.2.6. Переключающийся по фронту О-триггер с входом разрешения Обычно бывает желательным, чтобы выполняемая 0-триггерами функция состояла в удержании последнего запомненного значения, а не в загрузке нового значения на каждом такте управляющего сигнала. Это реализуется путем добавления входа разрешения (епаЫ« три!), обозначаемого как Е!з или СЕ (с!ос(! епаБ(е, разреизение тактового сигната).
Название «разрешенне тактового сигнала» является описательным; оно вовсе не означает, что функция дополнительного входа состоит в пропускании или непропускании тактового сигнала. Напротив, как показано на рис. 7.21(а), с помощью 2-входовою мультиплексора выбирается значение, подаваемое на внутренний 0-вход триггера. Когда действует разрешающее значение сигнала ЕЫ, выбирается сигнал, поступающий на внешний 0-вход; когда сигнал ЕН переходит на неактивный уровень, через мультиплексор проходит текущее значение сигнала на выходе триггера. В результате таблица, описывающая работу схемы, имеет вид, представленный на рис.
(Ь). Условное обозначение такого триггера указано на рис. (с); у некоторых триггеров активным является низкий уровень сигнала на входе разрешения, что находит свое отражение в помещении символа инверсии на этом входе. (а) о енес« о ои с ен о ! ) 1 1 Г ! 0 ( о о !гм!о !аион м 0 в«о !«вон х ! ! !ка! о !«5! он с!к Рис. 7.21. Переключающийся по положительному фронту 0-триггер с вхо- дом разрешения: (а) принципиальная схема; (Ь) таблица, описывающая рабо- ту схемы [!ав( — последнее значение); (с) условное обозначение 7.2.7.
Тестируемый триггер При тестировании специализированных ИС важным свойством триггера является так называемая возиоззснгзсть опроса («сап сараБз(!гу). Идея состоит в том, чтобы во время тестирования подавать на 0-вход зри ггера данные от альтернативного источника. Когда все триггеры в данной специзлизированной ИС переведены в режим тестирования, в них — через альтернативные входы данных — «загружается» тестовая комбинация. После этою триггеры возвращаются в «нормальный» режим работы, и в этом режиме на все триггеры обы ч ным образом подается тактовый сигнал. После одною или нескольких тактов, триггеры снова переводятся в режим тестирования, и результаты тестирования «считываются», На рнс.
7.22 показан типичный тестируемый триггер. Все, что есть в данной схеме, — это 0-триггер с 2-входовым мультиплексором на входе О. Когда сигнал ТЕ на входе разрешения тестирования (гез! «паБ!е гирш) имеет неактивное зна- 7.2. Защелки и триггеры 637 чение, схема ведет себя как обычный 0-триггер. Когда же подан сигнал ТЕ, раз- решающий тестирование, триггер берет данные с входа Т! (телы )прщ, тестовый вход), а не с вхола (3. Таблица, описывающая работу схемы, представлена на рис. ((т), а условное обозначение данного устройства — на рис. (с). (а) (с) ТЕ Т1 О С»К О ОМ с ТЕ О к а а 1 а а о а 1 О Т1 С1.К к» к а 1аио 1аакон к к к 1 1ак»О 1аыон Рис.
7.22. Тестируемый ()-триггер, переключающийся по положительному фронту: (а) принципиальная схема; ()з) таблица, описывающая работу схемы ()аз( — последнее значение); (с) условное обозначение Дополнительные входы используются для соединения всех триггеров в специализированной ис с целью тестирования в одну цепочку скин орованнл (зсап с)тоти). На рис. 7.23 приведен простой пример цепочки сканирования, состоящей из четырех три!теров.
Входы ТЕ всех триггеров объединяются вместе в один глобальный вход ТЕ, тогда как выход 0 каждою триггера соединяется с входом Т! другого триггера, образуя последовательную цепочку (т)а(зу с)та)п). Соединения, относящиеся ко входам Т! и ТЕ, а также к выходу ТО (Теа! оитрш, тестовый выход), предназначены исключительно для целей тестирования; другие соединения, относящиеся ко входам 0 и выходам О, необходимые для того чтобы схема в целом могла делать что-то полезное, на рисунке не показаны. специализированная ИС внеш низ выводы Т1 то сек ТЕ Рис. 7.23. Цепочка сканирования нз четырех триггеров Для того чтобы протестировать схему, в том числе и основную логику, разрешающий сигнал удерживается на глобальном входе ТЕ втечение л периодов тактового сигнала, в то время как через глобальный вход Т! в и триггеров посредством сдвига загружается л-разрядный ~сотовый вектор; на рис.
7.23 число и равно 4. Затем сигнал ТЕ снимается и схеме предоставляется возможность функционировать в течение одного или нескольких следующих тактов. Новое состояние схемы, 638 Глава 7. Принципы проектирования последовательностных схем представленное новыми значениями сигналов на выходах п~риггеров, можно считать, наблюдая сигнал на выходе ТО в течение очередных п тактов прн условии, что на входе ТЕ действует разрешающий сигнал. После того как результаты одного тестирования прочитаны, можно загрузить другой проверочный вектор; такая возможность делает процесс тестирования более эффективным. Существует столько различных типов тестируемых триггеров, сколько имеется различных способов реализации самих триггеров.
Например, возможностью тестирования мог бы быть наделен 0-триггер с входом разрешения, изображенный на рис. 7.2 1, путем замены его 2-входового внутреннего мультиплексора на ецвходовой. Тогда, в зависимости от значений сигналов ЕМ и ТЕ, в триггеры на каждом такте записывались бы сигналы с входов 0 или Т! или его собственное текущее состояние.
Возможность тестирования можно добавить также и в случае триггеров других типов, в частности ) Ктриггеров и Т-триггеров, о которых речь пойдет позднее в этом параграфе. *7.2.8. Двухтактный Згз-триггер Как указывалось ранее, ЯР-защелки полезны в «управляющих устройствах», где возможны независимые условия установки и снятия контрольного бита. Если предполагается, что контрольный бит должен меняться только в определенные моменты времени, привязанные к тактовому сигналу, то нужен ЯР-триггер, подобный 0- триггеру, у которого сигналы на выходах изменялись бы только на определенном перепаде тактового сигнала. В этом и в двух следующих разделах описаны триггеры, полезные при решении таких задач.
Если 0-защелки в 0-триггере, пере ключ аюше моя по отрицательному фронту [рис. 7.!8(а)), заменить ЯР-защелками, то получим двужпактный ЯР-триггер (глазгеИ!ага Я-Р Тр-Дори! триггер, действующий по принципу ведущнй-ведомый), показанный на рис. 7.24. Аналогично 0-триггеру, выходные сигналы ЯР- триггера изменяются только по спадающему фронту в тактовом сигнале С. Однако новое значение выходного сигнала зависит теперь не от значений входных сигналов точно в тот момент времени„на который приходится спадающий фронт, а от значений входных сигналов на протяжении всего интервала времени, в течение которого сигнал С был равен ! перед отрицательным перепадом.
Как следует из временных диаграмм на рнс. 7 25, короткий импульс Я в любом месте в пределах указанного интервала времени может установить велушую защелку в единичное состояние; точно так же импульс на входе Р может сбросить ее. Значение, переносимое на выход зриггера в момент действия спадающего фронта в сигнале С, зависит от того, каким было последнее состояние ведущей защелки, пока сигнал С оставался равным !.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
