Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 140
Текст из файла (страница 140)
В типичных цифровых системах исполнзуются защелки и триггеры, находящиеся внутри функционально законченных узлов и блоков в стандартной интегральной схеме. В среде проектирования на основе специализированных ИС защелки и трштеры обычно бывают готовыми библиотечными элементами, которые поставляет продавец самих интегральных микросхем. Однако внутри как обычных ИС, так и специализированных ИС, защелка или триггер представляют собой последовательностную схему с обратной связью, состоящую нз отдельных логических вентилей и содержащую петли обратной связи. Мы займемся изучением этих конструкций из дискретных компонентов по двум причинам: вопервых, чтобы лучше понять поведение готовых элементов, а во-вторых, чтобы вы могли приобрести навыки построения защелок или триггеров, начиная с нуля, как это порой бывает необходимо в практике разработки цифровых устройств и как это часто требуется на экзаменах по цифровому проектированию.
Все специалисты по цифровой электронике называют триггерам (1пр-бор) последовательностную схему„в которой значения входных сигналов принимаются во внимание и выходные сигналы зпменяются только в моменты времени, задава- 626 Глава 7. Принципы проектирования последовательностных схем емые тактовым сигналом. С другой стороны„большинство разработчиков цифровой техники используют название «зая1«лка» (1агсл) для последовательностной схемы, которая чувствительна к сигналам на ее входах непрерывно в течение всего времени, и значения сигналов на выходах такой схемы могут изменяться в любой момент независимо от тактового сигнала.
В этом учебнике мы будем следовать этому правилу. Однако в других учебниках и другими инженерами-электронщиками (неправильно) называется «триггером» устройство, которое мы называем «защелкой». Поскольку функциональное поведение защелок и триггеров совершенно различно, разработчику в любом случае важно знать, к какому типу относится используемый им элемент; при этом все равно, откуда он узнает об этом: глядя на номер микросхемы (например, 74х374 или 74 х373), или по той информации, какую можно почерпнуть из контекста. В следующих разделах мы рассмотрим защелки и триггеры наиболее распространенных типов. 7.2.1.
ЗН-защелка На рис, 7.5(а) показана $В-защелка (зег-гвввг 1агв)ь В-В 1агсй) на вентилях ИЛИ- НЕ. У этой схемы два входа 8 и В и два выхода О и ОН, где сигнал ОН в нормаль- ных условиях представляет собой инверсию сигнала О. Сигнал ОН иногда обо- значаюти так: Оияи О ~.. 1аз16 ~аз1ОМ О 1 1 О О О О О О 1 1 О 1 1 (а] Рис.
7.6. 8В-защелка; (а) принципиальная схема на вентилях ИЛИ-НЕ; (Ь) таблица, описывающая работу схемы (!аз1 — последнее значение) Если оба входных сигнала 8 и В равны О, то схема ведет себя аналогично элементу с двумя устойчивыми состояниями: благодаря наличию петли обратной связи сохраняется одно из двух логических состояний — О = О или 0 = 1. Как указано в таблице на рис. 7.5(Ь), подавая сигналы на входы 8 и В можно заставить схему с петлей обратной связи переходить в желаемое состояние. Сигнал 8 устанавливает (ввг) или задает (ргввег) состояние, при котором выходной сигнал Я равен 1; сигнал В сбрасывает (гев«1) или очищает (с1еаг) схему, в результате чего выходной сигнал О становится Равным О.
После того, как входной сигнал 8 или В переходит на неактивный уровень, защелка остается в том состоянии, в какое ее установил этот сигнал. На рис. 7.6 представлено функциональное повеление 8В-защелки при воздействии на нее типичной последовательности входных сигналов. цветными стрелками указана пРичинно-следственная связь, то есть показано, какие переходы во вхолных сигналах вызывают те или иные переходы в выходных сигналах, 7.2.
Защелки и триггеры 627 ДОСТОИНСТВА И НЕДОСТАТКИ ОБОЗНАЧЕНИ Я И ОН ц большинстве приложений Зй-зашелок выходной сигнал Ой (известный также под именем О) всегда является инверсией выходного сигнала О. Однако обозначение 0 не вполне корректно, поскольку существуют обстоятельства, прн которых этот выходной сигнал не является инверсией сигнала О. Когда оба входных сигнала 8 и й равны 1, как это происходит в нескольких местах парис, 7 5(Ь), оба выходных сигнала вынужденно принимают значение О.
Как только любой из входных сигналов снимается, схема возвращается к работе в обычном режиме, и выходные сигналы становятся инверсными один по отношеншо к другому. Однако если входные сигналы снимаются одновременно, то состояние, в которое защелка перейдет в следующий момент времени, непредсказуемо, и при этом могут возникнуть колебания, либо схема может войти в метастабильное состояние. Неустойчивость может наступать также в том случае, когда единичный импульс, подаваемый на входы 8 или й, слишком короткий. Э~ 2г (а) (Ь) Рис.7.6. Типичная работа Зй-защелки: (а) «нормальные» входные сигналы; (Ь) сигналы 8 и й имеют активный уровень одновременно На рис. 7,7 приведены три условных обозначения одной и той же Зй-защелки.
Эти обозначения различаются тем, как изображен инверсный выход. По исторически сложившейся традиции в первом из этих условных обозначений низкий активный уровень сигнала на этом выходе указывается в имени сигнала внутри пря~оугольника, изображающего функциональный блок. Однако в логическом проектировании с использованием принципа «инверсия к инверсиив более предпочтительным является второе условное обозначение, согласно которому символ ""версии располагается снаружи функционального прямоугольника. Последнее условное обозначение, очевидно, является ошибочным. На рнс. 7.8 перечислены временные параметры Зй-защелки. Задержка распросшрапепия (ргара8а1юп Ие!ау) — это время, которое уходит на то, чтобы ~ереход во входном сигнале привел к переходу в сигнале на выходе.
для данной защелки или для данного триггера может быть указано несколько значений задержки распространения, по одному на каждую пару вход-выход. Кроме того, значс начсния задержки распространения могут быть различными в зависимости от того ого в каком направлении изменяется выходной сигнал: от низкого уровня до 628 Глава 7. Принципы проектирования поспедоватвльиостных схем высокого или наоборот. У Зй-защелки переход входного сигнала В с низкого уровня на высокий может вызвать переход выходного сигнала 0 с низкого уровня на высокий; этому переходу соответствует задержка распространения г льн(зс) (случай 1 на рис. 7.8), Аналогично, переход входного сигнала й с низкого уровня на высокий может вызвать переход выходного сигнала 0 с высокого уровня на низкий с задержкой распространения е нь (случай 2 на рис.7.8).
Не показан- рнылв ные на рисунке соответствующие переходй выходного сигнала О)ч можно было бы охарактеризовать задержками распространения г з о н он н о (Ь) (а) Рис. 7.7. Условное обозначение Вй-защелки: (а) без символа инверсии; (Ь) предпочтительное обозначение при логическом проектировании с использованием принципа инверсия к инверсии»;(с) неправильное обозначение, поскольку отрицание указано дважды Рис.
7.8. Временные параметры Яй-защелки Для входных сигналов В н й обычно бывает задана минимальнал длительность ичнульса (т! ттит риье и Игл). как показано на рнс 78, защелка может войти в метастабильное состояние и оставаться в нем в течение отрезка времени случайной длительности, если на входах В или й действует импульс, длительность которого меньше минимального значения г .
Надежное непопадание ри(ппп)' защелки в метастабильное состояние возможно только в том случае, когда требования в отношении минимальной длительности импульса на входах Я или й удовлетворены илн превышены. 7 2. Защелки и триггеры 629 ЧТО ЗНАЧИТ «БЛИЗКО»Т Как упоминалось в предыдущем замечании, Зй-защелка может войти в мета- стабильное состояние, если входные сигналы 3 и й переходят на неактивный уровень одновременно.
В отношении серийно выпускаемых защелок часто, хотя и не всегда, понятие «одновременно» характеризуется вполне определенной величиной (это имеет место, например, если переходы сигналов 3 и й на неактивный уровень происходят в пределах отрезка времени длительностью не более 20 нс).
Соответствующий параметр иногда называют ар«чанем воссллановлвния (гвсотвгу гнлв) г . Это минимальный временной сдвиг между переходами 3 и й на неактивный уровень, при котором эти события считаются неодновременными. Параметр г, тесно связан с минимальной длительностью импульса. Обе характеристики являются мерой того, как долго петля обратной связи в защелке приходит в равновесие при изменении состояния.
1.2.2. Втт-защелка На рис. 7.9 представлена Зй-защелка (8-й )агсй; читается: 3-Ьаг-К-Ьаг 1а1сЬ, 3-с-чертой-К-с-чертой-защелка) на вентилях И-НЕ с низким активным уровнем сигналов установки и сброса. В логических семействах ТТЛ и КМОП ЯЯ-защелки используются гораздо чаще, чем Зй-защелки, поскольку вентили И-НЕ предпочтительнее вентилей ИЛИ-НЕ. 3 ь или 3 асяс а ан о с о л 1 о о о н ь или я иио ииои (с) (а) (Ь) нс ИЛ)л рис 7.9. Зй-защелка: (а) принципиальная схема на вентилях И-НЕ; (Ь) таблица, описывающая работу схемы ()аз1 — последнее значение); (с) условное обозначение Как видно из таблицы, описывающей работу схемы, принцип действия 8 йзащелки подобен механизму функционирования Зй-защелки; правда, с двумя важными отличиями, Во-первых, у сигналов 8 и Й активным является низкий уровень, так что при 8=К=1 защелка помнит свое предыдущее состояние; на а"тинный низкий уровень входных сигналов указывают символы инверсии на входах в условном обозначении.
Во-вторых, при одновременном наличии сигналов а"т"алого уровня на входах 8 и и оба выходных сигнала защелки становятся 630 Глава 7. Принципы проектирования последовательностных схем равными 1, а ие О, как это было в Зй-защелке. За исключением этих отличий, Я- защелка работает точно так же, как Зй-защелка, в том числе в отношении вре- менных требований и метастабильности. 7.2.3. 8Н-затцелка с входом разрешения (а) (Ь) (с) 0 с ! хе!0 имом с е!! о о ! ! о ! 1 ! ! 1 ! и а~вид 1мкяВ Рис.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
