Руководство пользователя MSP430 (1041606), страница 29

Регистр

Краткое
обозначение

Тип
регистра

Адрес

Исходное
состояние

Регистр управления USART

U1CTL

Чтение/запись

078h

001h после PUC

Регистр управления передачей

U1TCTL

Чтение/запись

079h

001h после PUC

Регистр управления приемом

U1RCTL

Чтение/запись

07Ah

000h после PUC

Регистр управления модуляцией

U1MCTL

Чтение/запись

07Bh

Не изменяется

Регистр 0 управления скоростью передачи

U1BR0

Чтение/запись

07Ch

Не изменяется

Регистр 1 управления скоростью передачи

U1BR1

Чтение/запись

07Dh

Не изменяется

Регистр буфера приема

U1RXBUF

Чтение

07Eh

Не изменяется

Регистр буфера передачи

U1TXBUF

Чтение/запись

07Fh

Не изменяется

Регистр 2 включения модуля SFR

ME2

Чтение/запись

005h

000h после PUC

Регистр 2 разрешения прерывания SFR

IE2

Чтение/запись

001h

000h после PUC

Регистр 2 флага прерывания SFR

IFG2

Чтение/запись

003h

020h после PUC

Примечание: Изменение битов SFR
Чтобы избежать изменения управляющих битов другими модулями, рекомендуется устанавливать или очищать биты IEx и IFGx с помощью команд BIS.B или BIC.B вместо команд MOV.B или CLR.B.

7

6

5

4

3

2

1

0

Не исполь
зуется

Не исполь
зуется

I2C*

CHAR

LISTEN

SYNC

MM

SWRST

rw-0

rw-0

rw-0

rw-0

rw-0

rw-0

rw-0

rw-1

Не используется

Биты
7-6

Не используются

I2C*

Бит 5

Включение режима I2C. Этот бит позволяет выбрать режим I2C или SPI, когда SYNC=1.

0 Режим SPI

1 Режим I2C

CHAR

Бит 4

Длина символа

0 7-разрядные данные

1 8-разрядные данные

LISTEN

Бит 3

Включение прослушивания. Бит LISTEN включает режим обратной петли.

0 Отключен

1 Включен. Сигнал передачи внутренне подключается назад к приемнику

SYNC

Бит 2

Включение синхронного режима

0 Режим UART

1 Режим SPI

MM

Бит 1

Режим ведущего

0 USART ведомый

1 USART ведущий

SWRST

Бит 0

Включение программного сброса

0 Отключен. Сброс USART исключен из работы

1 Разрешен. Логика USART удерживается в состоянии сброса

7

6

5

4

3

2

1

0

CKPH

CKPL

SSELx

Не исполь
зуется

Не исполь
зуется

STC

TXEPT

rw-0

rw-0

rw-0

rw-0

rw-0

rw-0

rw-0

rw-1

CKPH

Бит 7

Выбор фазы тактирования. Управляет фазой UCLK.

0 Обычная схема тактирования UCLK

1 Сигнал UCLK отстает на один полупериод

CKPL

Бит 6

Выбор полярности тактового сигнала.

0 Неактивный уровень низкий;

вывод данных происходит по нарастающему фронту UCLK;

входные данные защелкиваются по спаду UCLK.

1 Неактивный уровень высокий;

вывод данных происходит по спаду UCLK;

входные данные защелкиваются по нарастающему фронту UCLK.

SSELx

Биты 5-4

Выбор источника. Эти биты выбирают источник тактирования для BRCLK

00 Внешний UCLK (действует только в режиме ведомого)

01 ACLK (справедливо только для режима ведущего)

10 SMCLK (справедливо только для режима ведущего)

11 SMCLK (справедливо только для режима ведущего)

Не используется

Биты
2-3

Не используется

STC

Бит 1

Управление передачей ведомого.

0 4-х выводной режим SPI: STE включен

1 3-х выводной режим SPI: STE выключен

TXEPT

Бит 0

Флаг опустошения передатчика. Флаг TXEPT не используется в режиме ведомого.

0 Передача активна и/или в UxTXBUF находятся данные

1 UxTXBUF и сдвиговый регистр TX пусты

7

6

5

4

3

2

1

0

FE

Не исполь
зуется

OE

Не исполь
зуется

Не исполь
зуется

Не исполь
зуется

Не исполь
зуется

Не исполь
зуется

rw-0

rw-0

rw-0

rw-0

rw-0

rw-0

rw-0

rw-0

FE

Бит 7

Флаг ошибки фрэйма. Этот бит указывает на конфликт шины, когда MM=1 и STC=0. FE не используется в режиме ведомого.

0 Конфликт не обнаружен

1 На STC появился отрицательный фронт, указывая на конфликт при обращении к шине

Не используется

Бит 6

Не используется

OE

Бит 5

Флаг ошибки переполнения. Этот бит устанавливается, когда символ перемещен в UxRXBUF до завершения чтения предыдущего символа. OE автоматически сбрасывается, когда UxRXBUF прочитан, когда SWRST=1, а также может быть сброшен программно.

0 Нет ошибки

1 Произошла ошибка переполнения

Не используется

Биты
4-0

Не используется

7

6

5

4

3

2

1

0

2⁷

2⁶

2⁵

2⁴

2³

2²

2¹

2⁰

rw

rw

rw

rw

rw

rw

rw

rw

7

6

5

4

3

2

1

0

2¹⁵

2¹⁴

2¹³

2¹²

2¹¹

2¹⁰

2⁹

2⁸

rw

rw

rw

rw

rw

rw

rw

rw

UxBRx

Биты
7-0

Генератор скорости передачи использует содержимое {UxBR1+UxBR0} для установки скорости передачи. Наименьший коэффициент деления равен двум.

7

6

5

4

3

2

1

0

m7

m6

m5

m4

m3

m2

m1

m0

rw

rw

rw

rw

rw

rw

rw

rw

UxMCTLx

Биты 7-0

Регистр управления модуляцией не используется в режиме SPI и должен быть установлен на 000h.

7

6

5

4

3

2

1

0

2⁷

2⁶

2⁵

2⁴

2³

2²

2¹

2⁰

r

r

r

r

r

r

r

r

UxRXBUFx

Биты 7-0

Буфер принятых данных доступен пользователю и содержит последний принятый из сдвигового регистра приема символ. Чтение UxRXBUF сбрасывает бит OE и флаг URXIFGx. В режиме 7-разрядных данных, UxRXBUF выравнивается по младшему разряду, а старший разряд всегда сбрасывается.

7

6

5

4

3

2

1

0

2⁷

2⁶

2⁵

2⁴

2³

2²

2¹

2⁰

rw

rw

rw

rw

rw

rw

rw

rw

UxTXBUFx

Биты 7-0

Буфер передаваемых данных доступен пользователю и содержит текущие передаваемые данные. Когда используется длина символа в 7 бит, данные необходимо выровнять по старшему разряду перед перемещением их в UxTXBUF. Данные передаются начиная со старшего разряда. Запись в UxTXBUF очищает UTXIFGx.

7

6

5

4

3

2

1

0

USPIE0*

rw-0

Бит 7

Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства.

USPIE0*

Бит 6

Включение USART0 SPI. Этот бит включает режим SPI для USART0.

0 Модуль выключен

1 Модуль включен

Биты 5-0

Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства.