Руководство пользователя MSP430 (1041606), страница 27
Текст из файла (страница 27)
UxTXBUF, регистр буфера передачи USART
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 |
rw | rw | rw | rw | rw | rw | rw | rw |
UxTXBUFx | Биты 7-0 | Буфер передаваемых данных доступен пользователю и хранит данные, ожидающие перемещения в сдвиговый регистр передачи и отправку на UTXDx. Запись в буфер данных передачи очищает UTXIFGx. Старший разряд UxTXBUF не используется для 7-разрядных данных и поэтому сбрасывается. |
ME1, регистр 1 включения модуля
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
UTXE0* | URXE0* |
|
|
|
|
|
rw-0 | rw-0 |
|
|
|
|
|
|
UTXE0* | Бит 7 | Разрешение передачи USART0. Этот бит включает передатчик USART0. 0 Модуль выключен 1 Модуль включен |
URXE0* | Бит 6 | Разрешение приема USART0. Этот бит включает приемник USART0. 0 Модуль выключен 1 Модуль включен |
| Биты 5-0 | Эти биты могут быть использованы другими модулями. См. справочные данные конкретного устройства. |
* Не используется в устройствах MSP430x12xx. См. ME2 для битов включения модуля USART0 MSP430x12xx.
ME2, регистр 2 включения модуля
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
UTXE1 | URXE1 |
|
| UTXE0** | URXE0** |
|
|
rw-0 | rw-0 |
|
| rw-0 | rw-0 |
|
|
| Биты | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
UTXE1 | Бит 5 | Включение передачи USART1. Этот бит включает передатчик USART1. 0 Модуль выключен 1 Модуль включен |
URXE1 | Бит 4 | Включение приема USART1. Этот бит включает приемник USART1. 0 Модуль выключен 1 Модуль включен |
| Биты 3-2 | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
UTXE0** | Бит 1 | Включение передачи USART0. Этот бит включает передатчик USART0. 0 Модуль выключен 1 Модуль включен |
URXE0** | Бит 0 | Включение приема USART0. Этот бит включает приемник USART0. 0 Модуль выключен 1 Модуль включен |
** Только в устройствах MSP430x12xx
IE1, регистр 1 разрешения прерываний
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
UTXIE0* | URXIE0* |
|
|
|
|
|
|
rw-0 | rw-0 |
|
|
|
|
|
|
UTXIE0* | Бит 7 | Разрешение прерывания при передаче USART0. Этот бит разрешает прерывание UTXIFG0. 0 Прерывание не разрешено 1 Прерывание разрешено |
URXIE0* | Бит 6 | Разрешение прерывания при приеме USART0. Этот бит разрешает прерывание URXIFG0. 0 Прерывание не разрешено 1 Прерывание разрешено |
| Биты 5-0 | Эти биты могут быть использованы другими модулями. См. справочные данные конкретного устройства. |
* Не используется в устройствах MSP430x12xx. См. IE2 для битов разрешения прерывания USART0 MSP430x12xx.
IE2, регистр 2 разрешения прерывания
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|
| UTXIE1 | URXIE1 |
|
| UTXIE0** | URXIE0** |
|
| rw-0 | rw-0 |
|
| rw-0 | rw-0 |
| Биты | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
UTXIE1 | Бит 5 | Разрешение прерывания при передаче USART1. Этот бит разрешает прерывание UTXIFG1. 0 Прерывание не разрешено 1 Прерывание разрешено |
URXIE1 | Бит 4 | Разрешение прерывания при приеме USART1. Этот бит разрешает прерывание URXIFG1. 0 Прерывание не разрешено 1 Прерывание разрешено |
| Биты | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
UTXIE0** | Бит 1 | Разрешение прерывания при передаче USART0. Этот бит разрешает прерывание UTXIFG0. 0 Прерывание не разрешено 1 Прерывание разрешено |
URXIE0** | Бит 0 | Разрешение прерывания при приеме USART0. Этот бит разрешает прерывание URXIFG0. 0 Прерывание не разрешено 1 Прерывание разрешено |
** Только в устройствах MSP430x12xx
IFG1, регистр 1 флагов прерываний
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
UTXIFG0* | URXIFG0* |
|
|
|
|
|
|
rw-1 | rw-0 |
|
|
|
|
|
|
UTXIFG0* | Бит 7 | Флаг прерывания при передаче USART0. UTXIFG0 устанавливается, когда U0TXBUF пуст. 0 Прерывание не ожидается 1 Прерывание ожидается |
URXIFG0* | Бит 6 | Флаг прерывания при приеме USART0. URXIFG0 устанавливается, когда в U0TXBUF принят полный символ. 0 Прерывание не ожидается 1 Прерывание ожидается |
| Биты 5-0 | Эти биты могут быть использованы другими модулями. См. справочные данные конкретного устройства. |
* Не используется в устройствах MSP430x12xx. См. IFG2 для битов флагов прерывания USART0 MSP430x12xx.
IFG2, регистр 2 флагов прерываний
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|
| UTXIFG1 | URXIFG1 |
|
| UTXIFG0** | URXIFG0** |
|
| rw-1 | rw-0 |
|
| rw-1 | rw-0 |
| Биты 7-6 | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
UTXIFG1 | Бит 5 | Флаг прерывания при передаче USART1. UTXIFG1 устанавливается, когда U1TXBUF пуст. 0 Прерывание не ожидается 1 Прерывание ожидается |
URXIFG1 | Бит 4 | Флаг прерывания при приеме USART1. URXIFG1 устанавливается, когда в U1RXBUF принят полный символ. 0 Прерывание не ожидается 1 Прерывание ожидается |
| Биты | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
UTXIFG0** | Бит 1 | Флаг прерывания при передаче USART0. UTXIFG0 устанавливается, когда U0TXBUF пуст. 0 Прерывание не ожидается 1 Прерывание ожидается |
URXIFG0** | Бит 0 | Флаг прерывания при приеме USART0. URXIFG0 устанавливается, когда в U0RXBUF принят полный символ. 0 Прерывание не ожидается 1 Прерывание ожидается |
** Только в устройствах MSP430x12xx
Раздел 14 Периферийный интерфейс USART, режим SPI
Универсальный синхронно/асинхронный приемопередающий (USART) периферийный интерфейс поддерживает два последовательных режима в одном аппаратном модуле. Этот раздел описывает работу синхронного периферийного интерфейса или режима SPI. USART0 реализован в устройствах MSP430x12xx, MSP430x13xx и MSP430x15x. В дополнение к USART0, в устройствах MSP430x14x и MSP430x16x реализован второй идентичный USART модуль – USART1.
14.1 Введение в USART: режим SPI
В синхронном режиме USART подключает MSP430 к внешней системе через три или четыре вывода: SIMO, SOMI, UCLK и STE. Режим SPI выбирается, когда бит SYNC установлен, а бит I2C очищен.